Концептуалният нанолистов транзистор на IBM демонстрира почти двукратно увеличение на производителността при температурата на кипене на азота. Очаква се това постижение да доведе до няколко технологични постижения и може да проправи пътя за замяната на нанолистовите транзистори с FinFET транзистори. Още по-вълнуващо е, че може да доведе до разработването на по-мощен клас чипове.
Течният азот се използва широко в процеса на производство на полупроводници за отстраняване на топлината и създаване на инертна среда в критични зони на процеса. Въпреки това, когато достигне точката си на кипене, която е 77 Келвина или -196 °C, той вече не може да се използва в определени области, тъй като сегашното поколение нанолистови транзистори не е проектирано да издържа на такива температури.
Това ограничение е жалко, тъй като теоретично се предполагаше, че чиповете могат да подобрят своята производителност в такава среда. Сега тази възможност може да бъде реализирана, както се вижда от концептуалния нанолистов транзистор на IBM, представен на 2023 IEEE International Electronic Devices Meeting този месец в Сан Франциско.
Концептуалният транзистор показа почти двойно по-висока производителност при точката на кипене на азота в сравнение със стайна температура от 300 K. Това увеличение на производителността се дължи на по-малкото разсейване на носителите, което води до по-ниска консумация на енергия. Намаляването на консумацията на енергия може да помогне за намаляване на размера на чипа чрез намаляване на ширината на транзистора. Всъщност това развитие може потенциално да доведе до нов клас високопроизводителни интегрални схеми, проектирани с охлаждане с течен азот без прегряване на интегралната схема.
Концепцията на IBM за нанослоеви транзистори може също да играе роля в очакваната замяна на FinFETs с нанослоеви транзистори, тъй като последните вероятно ще отговорят по-добре на техническите нужди на 3nm чипове. Предимствата на нанослойните транзистори пред FinFET като цяло включват по-малък размер, висок управляващ ток, по-ниска променливост и структура на портата с целия периметър. Висок контролен ток се постига чрез подреждане на нанолистове. В стандартна логическа клетка каналите за проводимост под формата на нанопластове са подредени в област, където може да се побере само една FINFET структура.
Можем да очакваме нанолистовите транзистори да направят своя индустриален дебют с възли от клас 2nm като TSMC N2 и Intel 20A. Те се използват и в първия 2-нанометров прототип на процесор на IBM.
Очевидно по-малкото винаги е по-добро в технологията за производство на чипове и тук също нанослойните транзистори ще напреднат в индустрията.
Архитектурата на наносистемата позволява на IBM да постави 50 милиарда транзистора в пространство с размерите приблизително на нокът, според старши изследовател на IBM Ruqiang Bao. Накратко, технологията за нанолистове ще се окаже неразделна част от логическите устройства за мащабиране, както подчертава IEEE.
Прочетете също: