I dag vil vi tale om fremtidens transistorer og afsløre alle hemmelighederne bag deres skabelse. Det er allerede i dag tydeligt, at vi står over for en periode med enorme ændringer i strukturen og metoden til spånproduktion, som markedet ikke har set længe. Verdens største hjerner tilbringer søvnløse nætter med at spekulere på, hvilken formel de skal bruge for at få individuelle atomer til at danse præcis, som de skal og gøre ting, der ser ud til at trodse fysikkens love.
Det vil også være en periode med skærpet konkurrence mellem halvledergiganter fra USA, Korea og Taiwan. Det er dem, der forsøger at udnytte det kommende paradigmeskifte til at genoprette, vinde eller styrke deres positioner som teknologiske ledere. Hvilke innovationer og revolutioner venter os? Lad os prøve at forklare i dag.
Læs også: Hvad er AMD XDNA? Arkitekturen, der driver AI på Ryzen-processorer
Ændring af transistorers geometri
Eller rettere, deres mål vil ændre sig. Den første innovation, der vil blive (eller blev!) præsenteret af de tre store halvlederproducenter (TSMC, Intel, Samsung), det er de såkaldte GAAFET-transistorer. Dette er den første så store ændring i transistorgeometri siden 2011, hvor verden så Intels FinFET-transistorer. Jeg ønsker ikke at dvæle for meget ved emnet GAAFET'er, da det kræver en separat artikel. Her vil vi kun diskutere konceptet bag dem.
Med miniaturiseringen af transistorer begyndte ingeniører at opleve de såkaldte kortkanaleffekter. Kort sagt, efterhånden som afstanden mellem afløbet og transistorens afløb blev kortere, blev problemet større og større. Det vil sige, at lukkeren begyndte at miste kontrollen over strømmen, der strømmer gennem kanalen. I et dusin år var løsningen på dette problem, hvordan man fik kanalen til at rage ud fra overfladen af siliciumwaferen som en finne (derfor finnen eller finnen i FinFET). Dette gør det muligt for porten at komme i kontakt med kanalen på tre sider (eller to, hvis kanten har et kileformet tværsnit), hvilket giver den større kontrol over strømstrømmen og mere fleksibilitet til at tilpasse transistorernes elektriske parametre til behovene i design.
Det konstante fald i transistorer betød dog, at dette ikke længere var nok. Det var nødvendigt, at porten begyndte at omgive transistorkanalen, det vil sige, den dannede GAAFET-transistorer (GAA er en forkortelse for Gate-All-Around). Kort sagt kan du tænke på dem som FinFET-transistorer placeret på den ene side, da FinFET-transistorer ofte har to eller tre kanter. Det er som en flerlags sandwich, hvor kanaler i form af rør eller plader, placeret over hinanden, er adskilt af lag af isolator og port. Selvom dette koncept har været kendt i mange år og bruger eksisterende udstyr og processer, er implementeringen ikke triviel. Problemet er, at de efterfølgende lag af kanalen på et tidspunkt hænger i luften, kun understøttet af en midlertidig "søjle". Samtidig skal deres nederste del dækkes ensartet med et lag af dielektrikum med en tykkelse på et enkelt atom og derefter forsigtigt fylde alle tomme rum med materiale.
Det faktum, at GAAFET'er ikke er trivielle, fremhæves af situationen med Samsung. Siden 2022 har den koreanske portefølje haft en proces med MBCFET-transistorer (markedsføringsnavn Samsung at implementere GAAFET-transistorer). I praksis er der dog tale om en typisk pyrrhussejr i løbet. Faktum er, at procentdelen af fuldt funktionelle chips opnået ved at bruge det er så lavt, at næsten ingen ønsker at bruge det i produktionen (selv... Samsung til dine Exynos). Det eneste, vi ved, er, at det bruges til at producere små og relativt simple chips til minearbejdere i kryptovaluta. Kun anden generation af denne proces, som vil være tilgængelig i 2024, kaldet 3GAP (selvom nogle kilder siger, at den kunne omdøbes til 2nm-klassen), forventes at blive brugt mere bredt.
GAAFET-transistorer (Intel kalder dens implementering RibbonFET) skulle leveres til Intel-fabrikker i år som en del af Intels 20A- og 18A-processer, som vil blive brugt til at fremstille komponenter til Arrow Lake- og Lunar Lake-systemerne. Forskellige rygter i branchen tyder dog på, at den oprindelige produktionsskala kan være begrænset.
Hvad med TSMC? Det taiwanske selskab planlægger at bruge GAAFET-transistorer i sin N2-proces, som ikke forventes at være helt klar før 2025. Teoretisk set senere end i Samsung og Intel, men når TSMC taler om at have en bestemt proces, betyder det som regel at være klar til at producere noget til Apple і Nvidia, så i praksis kan forskellen være meget mindre.
Læs også: Alt om Neuralink Telepathy-chippen: hvad det er, og hvordan det virker
Ændring af den måde, transistorer får strøm på
Den anden innovation, der venter os, er relateret til, hvordan transistorer i mikrokredsløb vil blive drevet. I øjeblikket foregår processen med at fremstille en mikroprocessor i lag nedefra og op. Transistorer bygges nedenunder, så bygges forbindelsesnetværk over dem, og derefter strømkabler. Der er typisk ti til over tyve lag, og jo højere laget er, jo større er dets elementer.
I løbet af de næste par år vil standarden være, at efter at have lavet overgangene mellem transistorerne, vil siliciumwaferen blive vendt, fortyndet, og kraftvejene vil blive skabt på den anden, polerede side af waferen. Det betyder, at transistorerne bliver som en patty i en burger, ikke bunden af en kage.
Det er nemt at gætte, hvor meget det vil komplicere chipfremstillingsprocessen, men ifølge de første eksperimenter bringer BSPDN (Back Side Power Delivery Network) processen mange fordele. For det første, takket være denne tilgang, kan transistorer placeres tættere på hinanden. For det andet vil det samlede antal lag være mindre. For det tredje vil forbindelserne fra det højeste niveau af strømforsyningen til transistoren være kortere. Og det betyder mindre energitab og mulighed for at reducere forsyningsspændingen. De nøjagtige måder at implementere denne løsning på kan variere i kompleksitet og potentielle fordele, men alle de store aktører på markedet siger, at spillet bestemt er lyset værd.
Senere i år vil vi se BSPDN i aktion for første gang i Intel Process 20A (Intel kalder dens implementering PowerVia). Intel skylder denne hurtige udvikling, at man har arbejdet på denne teknologi i nogen tid, uanset arbejdet med at ændre transistorernes geometri og brugen af nyere maskiner. Det betyder, at hun vil være i stand til at integrere det i næsten enhver fremtidig proces.
Samsung har endnu ikke givet nogen officiel information om, hvornår den vil begynde at bruge sin version af BSPDN-feedbackprocessen. Der er ikke mange nyheder, men vi ved, at Intel allerede eksperimenterer med denne løsning. Og industriens rygter taler om muligheden for dens implementering i SF2-processen, planlagt til 2025, eller i den næste, som er planlagt til 2027.
TSMC tager sig også tid på dette område og rapporterer, at selvom de første eksperimenter giver gode resultater, har man til hensigt at introducere BSPDN i N2P-processen, der først er planlagt til implementering ved årsskiftet 2026 og 2027.
Læs også: Teleportation fra et videnskabeligt synspunkt og dets fremtid
Udskiftning af pladeeksponeringsmaskiner
Ingen seriøs samtale om fremstilling af mikroprocessorer er komplet uden at nævne Rayleigh-kriteriet. I tilfælde af litografi, det vil sige processen med at eksponere siliciumwafers, har dette form af følgende formel:
CD = k1 • λ / NA.
Kort sagt betyder det, at størrelsen af det mindste element, der kan skabes af lys på overfladen af en siliciumwafer, afhænger af tre tal:
k1 er en dimensionsløs koefficient i praksis, der angiver effektiviteten af processen;
λ er bølgelængden af det lys, der oplyser pladen;
NA er den numeriske blænde i det optiske system.
I mange år har den vigtigste måde at øge pakningstætheden på transistorer været at bruge lys med stadig kortere bølgelængder. Vi startede på de få hundrede nanometer niveau og kunne relativt hurtigt bevæge os til at bruge lys på 193 nm bølgelængde, som halvlederverdenen har siddet fast på i meget længere tid, end den havde lyst til. Efter flere års forskning, forsinkelser og brugt milliarder af dollars kom ASML's UV-litografimaskiner i 2019 endelig på markedet. De bruger ultraviolet lys (EUV) med en bølgelængde på omkring 13,5 nm og bruges nu i alle avancerede chipfabrikker. Dette er dog sandsynligvis sidste gang, at λ med succes blev reduceret i ovenstående formel.
Det er derfor, du bliver nødt til at lege med at ændre NA. Du kan tænke på NA som blænden på et kameraobjektiv. Dette dimensionsløse tal bestemmer, hvor meget lys det optiske system opsamler. I tilfældet med litografiske maskiner betyder det (ifølge formlen ovenfor), at hvis vi vil lave mindre og mindre træk, jo højere skal NA være. ASML-maskiner, der i øjeblikket er i brug, har en NA på 0,33. Næste trin er maskiner med en høj numerisk blænde i det optiske system, som har en NA på 0,55.
Det lyder enkelt, men intet er enkelt i denne branche. Dette illustreres bedst ved, at High-NA-maskinerne er meget større og mere end dobbelt så dyre som deres forgængere (ca. $400 millioner mod omkring $150 millioner), samtidig med at de også har mindre gennemløb. Derfor, selvom alle ved, at dette er fremtiden for fremstilling af de mest avancerede processorer, opfattes det ofte som en form for nødvendigt onde.
Intel var den hurtigste til at bruge EUV High-NA-maskiner. Det amerikanske firma har allerede købt den første tilgængelige maskine af denne type, som lige nu er ved at blive installeret på en af virksomhedens fabrikker i Oregon. Intel planlægger også at købe de fleste af de maskiner, der produceres i år. Det er kendt, at udviklerne planlægger at bruge High-NA litografi i stor skala i 14A-processen, som forventes at se dagens lys i 2026 eller 2027 (hvis alt går efter planen).
Samtidigt, Samsung og TSMC har ikke travlt og tvivler på den økonomiske mening i at bruge dette udstyr indtil implementeringen af 1-nm-processen, det vil sige indtil omkring 2030. I stedet har de tænkt sig at presse det bedste ud af de EUV-maskiner, de allerede har, med forskellige tricks og procesforbedringer, der falder ind under k1-faktorens paraply.
Også interessant: Hvordan Taiwan, Kina og USA kæmper for teknologisk dominans: Den store chipkrig
Skift til 3D
Nu begynder vi at bevæge os ind i zonen med en usikker fremtid, forskningsarbejde og generelle antagelser, ikke konkrete planer. Fællesskabet er dog ret enige om, at der vil komme et tidspunkt, hvor transistorer skal stables oven på hinanden, da X- og Y-skalering praktisk talt når sin grænse. I øjeblikket er P-type og N-type transistorer placeret ved siden af hinanden. Målet er at stable N-type transistorer oven på P-type transistorer og dermed skabe "sandwiches" af transistorer kaldet CFET'er (komplementære FET'er). To hovedmetoder til at opnå et sådant design bliver undersøgt: monolitisk, hvor hele strukturen er bygget på en plade, og sekventiel, hvor N- og P-type transistorer fremstilles på separate plader, der er "limet" sammen.
Ifølge eksperter vil markedet for produktion af mikroprocessorer gå ind i den tredje dimension omkring 2032-2034. I øjeblikket er det kendt, at Intel og TSMC arbejder intensivt på deres implementeringer af denne teknologi, men Samsung, sover nok heller ikke, for de potentielle fordele ved at bruge denne løsning er enorme.
Også interessant: Univers: De mest usædvanlige rumobjekter
Overgang til "to dimensioner"
Et andet problem, som lederne af verden af mikrokredsløbsfremstilling forsøger at håndtere, er, at der er en banal mangel på silicium. Dette element har tjent os trofast i flere årtier, men dets begrænsede mængde begynder at gøre det umuligt at fremstille mindre og hurtigere transistorer yderligere. Derfor er forskning i såkaldte todimensionelle materialer, der kan erstatte silicium i transistorkanalen, i gang over hele verden. Disse er materialer, hvis tykkelse kan være flere eller kun et atom, og giver mobilitet af elektrisk ladning, som ikke er tilgængelig for siliciumhalvledere af denne tykkelse.
Det mest berømte todimensionelle materiale er grafen. Selvom dets anvendelse i chipproduktion stadig undersøges, er det på grund af manglen på et naturligt energigab tvivlsomt, om det nogensinde vil blive brugt i industriel skala til halvlederproduktion. Men forskning ved hjælp af TMD-forbindelser (Transition Metal Dichalcogenides - forbindelser af overgangsmetaller i d-blokken i det periodiske system og chalcogener i den 16. gruppe af det periodiske system), som f.eks. MoS 2 og WSe 2, udført af Intel og TSMC, ser ret lovende ud. Vi vil kunne se deres konsekvenser i det næste årti.
Læs også:
Interessante tider venter forude
Sammenfattende bemærker jeg, at de kommende år vil være fulde af innovationer og revolutioner inden for halvlederproduktion. De ovenfor beskrevne innovationer udtømmer ikke engang emnet, fordi vi ikke nævnte noget om computerlitografi, heller ikke om udviklingen af chiplets eller om den potentielle overgang til Glass-processorbasen. Vi talte heller ikke om fremskridt i produktionen af hukommelse.
Alle ved, at sådanne vendepunkter er ideelle til at indhente teknologisk forsinkelse, da der er stor sandsynlighed for, at konkurrenterne fejler. Intel satsede endda hele virksomhedens fremtid på at kunne tilbyde den næste halvlederinnovation hurtigere end konkurrenterne. Den amerikanske regering er også meget interesseret i at bringe produktionen af state-of-the-art chips tilbage til Nordamerika, hvorfor den investerer milliarder af dollars i Intels udvikling. Chipsubsidier er dog ikke kun et interesseområde for amerikanere. I Korea og Taiwan giver regeringerne også generøse præferencer Samsung og TSMC, fordi de ved, hvor vigtig den fremtidige periode er, og hvor meget disse landes fremtid afhænger af nye teknologier. Blandt andet fordi de har bag sig Kina, som også investerer enorme beløb i forskning, udvikling og udvikling af halvlederproduktion, men det er allerede et emne for en anden artikel.
Læs også: