Heute werden wir über die Transistoren der Zukunft sprechen und alle Geheimnisse ihrer Entstehung enthüllen. Schon heute ist klar, dass wir vor einer Zeit großer Veränderungen in der Struktur und Methode der Chipproduktion stehen, die der Markt schon lange nicht mehr gesehen hat. Die größten Köpfe der Welt verbringen schlaflose Nächte damit, sich zu fragen, welche Formel sie verwenden sollen, um einzelne Atome genau so tanzen zu lassen, wie sie es brauchen, und Dinge zu tun, die den Gesetzen der Physik zu widersprechen scheinen.
Es wird auch eine Zeit verschärften Wettbewerbs zwischen Halbleitergiganten aus den USA, Korea und Taiwan sein. Sie sind diejenigen, die versuchen, den bevorstehenden Paradigmenwechsel zu nutzen, um ihre Position als Technologieführer wiederherzustellen, zu gewinnen oder zu stärken. Welche Innovationen und Revolutionen erwarten uns? Versuchen wir es heute zu erklären.
Lesen Sie auch: Was ist AMD XDNA? Die Architektur, die KI auf Ryzen-Prozessoren antreibt
Ändern der Geometrie von Transistoren
Oder besser gesagt, ihre Ziele werden sich ändern. Die erste Innovation, die von den drei großen Halbleiterherstellern (TSMC, Intel, Samsung), das sind die sogenannten GAAFET-Transistoren. Dies ist die erste derart große Änderung der Transistorgeometrie seit 2011, als die Welt die FinFET-Transistoren von Intel sah. Ich möchte nicht zu sehr auf das Thema GAAFETs eingehen, da dies einen separaten Artikel erfordert. Hier werden wir nur das Konzept dahinter besprechen.
Mit der Miniaturisierung von Transistoren begannen Ingenieure, die sogenannten Kurzkanaleffekte zu erleben. Kurz gesagt: Je kürzer der Abstand zwischen Drain und Drain des Transistors wurde, desto größer wurde das Problem. Das heißt, der Verschluss begann die Kontrolle über den durch den Kanal fließenden Strom zu verlieren. Ein Dutzend Jahre lang bestand die Lösung für dieses Problem darin, den Kanal als Flosse aus der Oberfläche des Siliziumwafers herausragen zu lassen (daher die Flosse oder Flosse in FinFET). Dadurch kann das Gate den Kanal auf drei Seiten kontaktieren (oder auf zwei, wenn die Kante einen keilförmigen Querschnitt hat), was ihm mehr Kontrolle über den Stromfluss und mehr Flexibilität bei der Anpassung der elektrischen Parameter der Transistoren an die Bedürfnisse des Kanals gibt Design.
Der stetige Rückgang der Transistoren führte jedoch dazu, dass dies nicht mehr ausreichte. Es war notwendig, dass das Gate begann, den Transistorkanal zu umgeben, das heißt, es bildeten GAAFET-Transistoren (GAA ist eine Abkürzung für Gate-All-Around). Vereinfacht ausgedrückt kann man sie sich als einseitig angeordnete FinFET-Transistoren vorstellen, da FinFET-Transistoren oft zwei oder drei Kanten haben. Es ist wie ein mehrschichtiges Sandwich, bei dem übereinander liegende Kanäle in Form von Rohren oder Blechen durch Isolator- und Torschichten getrennt sind. Obwohl dieses Konzept seit vielen Jahren bekannt ist und bestehende Geräte und Prozesse nutzt, ist seine Umsetzung nicht trivial. Das Problem besteht darin, dass die nachfolgenden Schichten des Kanals irgendwann in der Luft hängen und nur von einer temporären „Säule“ getragen werden. Gleichzeitig sollte ihr unterer Teil gleichmäßig mit einer einatomigen Dielektrikumschicht bedeckt sein und anschließend alle Hohlräume sorgfältig mit Material aufgefüllt werden.
Dass GAAFETs nicht trivial sind, zeigt die Situation mit Samsung. Seit 2022 verfügt das koreanische Portfolio über einen Prozess mit MBCFET-Transistoren (Marketingname). Samsung zur Implementierung von GAAFET-Transistoren). In der Praxis handelt es sich jedoch um einen typischen Pyrrhussieg im Rennen. Tatsache ist, dass der Prozentsatz der damit hergestellten voll funktionsfähigen Chips so gering ist, dass fast niemand es in der Produktion verwenden möchte (selbst… Samsung für Ihren Exynos). Wir wissen nur, dass damit kleine und relativ einfache Chips für Kryptowährungs-Miner hergestellt werden. Es wird erwartet, dass nur die zweite Generation dieses Prozesses, die 2024 verfügbar sein wird und 3GAP heißt (obwohl einige Quellen sagen, dass er in den Prozess der 2-nm-Klasse umbenannt werden könnte), eine breitere Verbreitung finden wird.
GAAFET-Transistoren (Intel nennt seine Implementierung RibbonFET) sollen noch in diesem Jahr im Rahmen der 20A- und 18A-Prozesse von Intel an Intel-Fabriken geliefert werden, die zur Herstellung von Komponenten für die Arrow-Lake- und Lunar-Lake-Systeme verwendet werden. Verschiedene Branchengerüchte deuten jedoch darauf hin, dass der anfängliche Produktionsumfang begrenzt sein könnte.
Was ist mit TSMC? Das taiwanesische Unternehmen plant den Einsatz von GAAFET-Transistoren in seinem N2-Prozess, der voraussichtlich erst 2025 vollständig einsatzbereit sein wird. Theoretisch später als in Samsung und Intel, aber wenn TSMC davon spricht, einen bestimmten Prozess zu haben, bedeutet das normalerweise, dass man bereit ist, etwas dafür zu produzieren Apple і NvidiaDaher kann der Unterschied in der Praxis viel geringer sein.
Lesen Sie auch: Alles über den Neuralink Telepathy-Chip: Was er ist und wie er funktioniert
Änderung der Art und Weise, wie Transistoren mit Strom versorgt werden
Die zweite Innovation, die uns erwartet, betrifft die Art und Weise, wie Transistoren in Mikroschaltungen mit Strom versorgt werden. Derzeit erfolgt die Herstellung eines Mikroprozessors schichtweise von unten nach oben. Unten werden Transistoren gebaut, darüber dann Verbindungsnetzwerke und dann Stromkabel. Typischerweise gibt es zehn bis über zwanzig Schichten, und je höher die Schicht, desto größer sind ihre Elemente.
In den nächsten Jahren wird der Standard darin bestehen, dass nach der Herstellung der Verbindungen zwischen den Transistoren der Siliziumwafer umgedreht und verdünnt wird und die Strompfade auf der anderen, polierten Seite des Wafers erstellt werden. Das bedeutet, dass die Transistoren wie ein Pastetchen in einem Burger aussehen und nicht wie die Basis eines Kuchens.
Es lässt sich leicht erraten, wie sehr es den Chip-Herstellungsprozess verkomplizieren wird, aber ersten Experimenten zufolge bringt das BSPDN-Verfahren (Back Side Power Delivery Network) viele Vorteile mit sich. Erstens können Transistoren dank dieses Ansatzes näher beieinander platziert werden. Zweitens wird die Gesamtzahl der Schichten kleiner sein. Drittens werden die Verbindungen von der höchsten Ebene der Stromversorgung zum Transistor kürzer. Und das bedeutet weniger Energieverlust und die Möglichkeit, die Versorgungsspannung zu reduzieren. Die genauen Möglichkeiten zur Implementierung dieser Lösung können in ihrer Komplexität und ihren potenziellen Vorteilen variieren, aber alle großen Marktteilnehmer sind der Meinung, dass sich das Spiel auf jeden Fall lohnt.
Später in diesem Jahr werden wir BSPDN zum ersten Mal in Intel Pro in Aktion sehencess 20A (Intel nennt seine Implementierung PowerVia). Intel verdankt diese rasante Entwicklung der Tatsache, dass man unabhängig von der Arbeit an der Änderung der Geometrie von Transistoren und dem Einsatz neuer Maschinen schon seit einiger Zeit an dieser Technologie arbeitet. Das bedeutet, dass sie es in nahezu jeden zukünftigen Prozess integrieren kann.
Samsung hat noch keine offiziellen Informationen darüber bereitgestellt, wann es mit der Nutzung seiner Version des BSPDN-Feedback-Prozesses beginnen wird. Es gibt nicht viele Neuigkeiten, aber wir wissen, dass Intel bereits mit dieser Lösung experimentiert. Und Branchengerüchte sprechen von der Möglichkeit seiner Implementierung im SF2-Prozess, der für 2025 geplant ist, oder im nächsten, der für 2027 geplant ist.
TSMC lässt sich in diesem Bereich ebenfalls Zeit und berichtet, dass die ersten Experimente zwar gute Ergebnisse bringen, die Einführung von BSPDN in den N2P-Prozess jedoch erst zum Jahreswechsel 2026/2027 geplant ist.
Lesen Sie auch: Teleportation aus wissenschaftlicher Sicht und ihre Zukunft
Wechsel der Plattenbelichter
Kein ernsthaftes Gespräch über die Herstellung von Mikroprozessoren ist vollständig, ohne das Rayleigh-Kriterium zu erwähnen. Bei der Lithographie, also dem Prozess der Belichtung von Siliziumwafern, sieht dies nach folgender Formel aus:
CD = k1 • λ / NA.
Vereinfacht ausgedrückt bedeutet dies, dass die Größe des kleinsten Elements, das durch Licht auf der Oberfläche eines Siliziumwafers erzeugt werden kann, von drei Zahlen abhängt:
k1 ist in der Praxis ein dimensionsloser Koeffizient, der die Effizienz des Prozesses angibt;
λ ist die Wellenlänge des Lichts, das die Platte beleuchtet;
NA ist die numerische Apertur des optischen Systems.
Die Packungsdichte von Transistoren lässt sich seit vielen Jahren vor allem durch die Verwendung von Licht mit immer kürzeren Wellenlängen erhöhen. Wir begannen auf der Ebene von wenigen Hundert Nanometern und konnten relativ schnell dazu übergehen, Licht mit einer Wellenlänge von 193 nm zu verwenden, an der die Halbleiterwelt schon viel länger festhält, als sie wollte. Nach Jahren der Forschung, Verzögerungen und Milliardenausgaben kamen 2019 die UV-Lithografiemaschinen von ASML endlich auf den Markt. Sie nutzen ultraviolettes Licht (EUV) mit einer Wellenlänge von etwa 13,5 nm und werden mittlerweile in allen modernen Chipfertigungsanlagen eingesetzt. Dies ist jedoch wahrscheinlich das letzte Mal, dass λ in der obigen Formel erfolgreich reduziert wurde.
Deshalb müssen Sie mit der Änderung der NA herumspielen. Sie können sich NA als die Blende eines Kameraobjektivs vorstellen. Diese dimensionslose Zahl bestimmt, wie viel Licht das optische System sammelt. Im Fall von Lithografiemaschinen bedeutet dies (gemäß der Formel oben), dass die NA umso höher sein sollte, wenn wir immer kleinere Merkmale herstellen möchten. Derzeit verwendete ASML-Maschinen haben eine NA von 0,33. Der nächste Schritt sind Maschinen mit einer hohen numerischen Apertur des optischen Systems, die eine NA von 0,55 haben.
Es klingt einfach, aber in diesem Geschäft ist nichts einfach. Dies wird am besten durch die Tatsache veranschaulicht, dass die High-NA-Maschinen viel größer und mehr als doppelt so teuer sind wie ihre Vorgänger (etwa 400 Millionen US-Dollar gegenüber etwa 150 Millionen US-Dollar) und gleichzeitig einen geringeren Durchsatz haben. Obwohl jeder weiß, dass dies die Zukunft der Herstellung der fortschrittlichsten Prozessoren ist, wird dies oft als eine Form des notwendigen Übels angesehen.
Intel war der Schnellste, der EUV-High-NA-Maschinen einsetzte. Das amerikanische Unternehmen hat bereits die erste verfügbare Maschine dieses Typs gekauft, die derzeit in einer der Fabriken des Unternehmens in Oregon installiert wird. Außerdem plant Intel, die meisten der in diesem Jahr produzierten Maschinen zu kaufen. Es ist bekannt, dass die Entwickler planen, die High-NA-Lithographie in großem Maßstab im 14A-Prozess einzusetzen, der voraussichtlich 2026 oder 2027 das Licht der Welt erblicken wird (wenn alles nach Plan verläuft).
Gleichzeitig, Samsung und TSMC haben es nicht eilig und bezweifeln den wirtschaftlichen Sinn der Nutzung dieser Ausrüstung bis zur Umsetzung des 1-nm-Prozesses, also bis etwa 2030. Stattdessen wollen sie mit verschiedenen Tricks und Prozessverbesserungen, die unter dem Dach des k1-Faktors fallen, das Beste aus den EUV-Maschinen herausholen, die sie bereits haben.
Auch interessant: Wie Taiwan, China und die USA um die technologische Vorherrschaft kämpfen: der große Chip-Krieg
Wechseln Sie zu 3D
Jetzt beginnen wir, uns in die Zone einer ungewissen Zukunft zu bewegen, Forschungsarbeiten und allgemeine Annahmen, keine konkreten Pläne. Die Community ist sich jedoch ziemlich einig, dass irgendwann die Transistoren übereinander gestapelt werden müssen, da die X- und Y-Skalierung praktisch an ihre Grenzen stößt. Derzeit werden P-Typ- und N-Typ-Transistoren nebeneinander platziert. Das Ziel besteht darin, Transistoren vom N-Typ auf Transistoren vom P-Typ zu stapeln und so „Sandwiches“ von Transistoren zu schaffen, die CFETs (Komplementär-FETs) genannt werden. Zwei Hauptmethoden zur Erzielung eines solchen Designs werden untersucht: monolithisch, bei dem die gesamte Struktur auf einer Platte aufgebaut wird, und sequentiell, bei dem N- und P-Typ-Transistoren auf separaten Platten hergestellt werden, die zusammengeklebt werden.
Experten zufolge wird der Markt für die Produktion von Mikroprozessoren etwa zwischen 2032 und 2034 in die dritte Dimension vordringen. Derzeit ist bekannt, dass Intel und TSMC intensiv an ihren Implementierungen dieser Technologie arbeiten, aber Samsung, schläft wahrscheinlich auch nicht, denn die potenziellen Vorteile dieser Lösung sind enorm.
Auch interessant: Universum: Die ungewöhnlichsten Weltraumobjekte
Übergang zu „zwei Dimensionen“
Ein weiteres Problem, mit dem die führenden Hersteller von Mikroschaltungen zu kämpfen haben, ist der banale Mangel an Silizium. Dieses Element hat uns mehrere Jahrzehnte lang treue Dienste geleistet, aber seine begrenzte Menge macht es allmählich unmöglich, weiterhin kleinere und schnellere Transistoren herzustellen. Daher wird weltweit an sogenannten zweidimensionalen Materialien geforscht, die Silizium im Transistorkanal ersetzen könnten. Hierbei handelt es sich um Materialien, deren Dicke mehrere oder nur ein Atom betragen kann und die eine Beweglichkeit elektrischer Ladung ermöglichen, die für Siliziumhalbleiter dieser Dicke nicht verfügbar ist.
Das bekannteste zweidimensionale Material ist Graphen. Obwohl sein Einsatz in der Chipproduktion noch erforscht wird, ist mangels einer natürlichen Energielücke fraglich, ob es jemals im industriellen Maßstab für die Halbleiterproduktion eingesetzt werden wird. Forschungen mit TMD-Verbindungen (Transition Metal Dichalcogenides – Verbindungen von Übergangsmetallen des d-Blocks des Periodensystems und Chalkogenen der 16. Gruppe des Periodensystems), wie z MoS 2 und WSe 2, durchgeführt von Intel und TSMC, sehen recht vielversprechend aus. Wir werden ihre Konsequenzen im nächsten Jahrzehnt sehen können.
Lesen Sie auch:
- Graphen-Mikrochips werden Telefone schneller und einfacher machen
- Über Quantencomputer in einfachen Worten
Es stehen interessante Zeiten bevor
Zusammenfassend stelle ich fest, dass die kommenden Jahre voller Innovationen und Revolutionen im Bereich der Halbleiterproduktion sein werden. Die oben beschriebenen Neuerungen erschöpfen das Thema noch nicht einmal, denn wir haben weder etwas über die Computerlithographie noch über die Entwicklung von Chiplets noch über den möglichen Übergang zur Glass-Prozessorbasis erwähnt. Wir haben auch nicht über Fortschritte bei der Gedächtnisproduktion gesprochen.
Jeder weiß, dass solche Wendepunkte ideal sind, um den technologischen Rückstand aufzuholen, da die Wahrscheinlichkeit groß ist, dass Wettbewerber scheitern. Intel hat sogar die gesamte Zukunft des Unternehmens darauf gesetzt, die nächste Halbleiterinnovation schneller als die Konkurrenz anbieten zu können. Auch die US-Regierung ist sehr daran interessiert, die Produktion hochmoderner Chips wieder nach Nordamerika zu bringen, weshalb sie Milliarden von Dollar in die Entwicklung von Intel investiert. Allerdings sind Chip-Subventionen nicht nur für Amerikaner ein Interessengebiet. Auch in Korea und Taiwan gewähren die Regierungen großzügige Präferenzen Samsung und TSMC, weil sie wissen, wie wichtig die Zukunft ist und wie sehr die Zukunft dieser Länder von neuen Technologien abhängt. Unter anderem, weil sie China im Rücken haben, das ebenfalls enorme Summen in Forschung, Entwicklung und Entwicklung der Halbleiterproduktion investiert, aber das ist schon ein Thema für einen anderen Artikel.
Lesen Sie auch: