Oggi parleremo dei transistor del futuro e sveleremo tutti i segreti della loro creazione. Già oggi è chiaro che stiamo affrontando un periodo di enormi cambiamenti nella struttura e nel metodo di produzione dei chip, che il mercato non vedeva da molto tempo. Le più grandi menti del mondo trascorrono notti insonni chiedendosi quale formula usare per far ballare i singoli atomi esattamente nel modo in cui hanno bisogno e fare cose che sembrano sfidare le leggi della fisica.
Sarà anche un periodo di forte concorrenza tra i giganti dei semiconduttori provenienti da Stati Uniti, Corea e Taiwan. Sono loro che cercano di trarre vantaggio dall’imminente cambio di paradigma per ripristinare, guadagnare o rafforzare la propria posizione di leader tecnologici. Quali innovazioni e rivoluzioni ci aspettano? Proviamo a spiegare oggi.
Leggi anche: Cos'è l'AMD XDNA? L'architettura che alimenta l'intelligenza artificiale sui processori Ryzen
Modifica della geometria dei transistor
O meglio, i loro obiettivi cambieranno. La prima innovazione che sarà (o è stata!) presentata dai tre grandi produttori di semiconduttori (TSMC, Intel, Samsung), questi sono i cosiddetti transistor GAAFET. Questo è il primo grande cambiamento nella geometria dei transistor dal 2011, quando il mondo ha visto i transistor FinFET di Intel. Non voglio soffermarmi troppo sull'argomento GAAFET, poiché ciò richiede un articolo separato. Qui discuteremo solo il concetto alla base di essi.
Con la miniaturizzazione dei transistor, gli ingegneri iniziarono a sperimentare i cosiddetti effetti a canale corto. In breve, man mano che la distanza tra drain e drain del transistor si riduceva, il problema diventava sempre più grande. Cioè, l'otturatore ha iniziato a perdere il controllo sulla corrente che scorre attraverso il canale. Per una dozzina di anni la soluzione a questo problema è stata come far sporgere il canale dalla superficie del wafer di silicio come una pinna (da qui la Fin, o fin, in FinFET). Ciò consente al gate di entrare in contatto con il canale su tre lati (o due se il bordo ha una sezione trasversale a forma di cuneo), conferendogli un maggiore controllo sul flusso di corrente e una maggiore flessibilità nell'adattare i parametri elettrici dei transistor alle esigenze del progetto.
Tuttavia, la costante diminuzione dei transistor ha fatto sì che ciò non fosse più sufficiente. Era necessario che il gate iniziasse a circondare il canale del transistor, cioè formasse transistor GAAFET (GAA è l'abbreviazione di Gate-All-Around). In poche parole, puoi pensarli come transistor FinFET posizionati su un lato, poiché i transistor FinFET hanno spesso due o tre bordi. È come un sandwich multistrato, in cui i canali sotto forma di tubi o lastre, posti uno sopra l'altro, sono separati da strati di isolante e porta. Sebbene questo concetto sia noto da molti anni e utilizzi attrezzature e processi esistenti, la sua implementazione non è banale. Il problema è che ad un certo punto gli strati successivi del canale restano sospesi in aria, sostenuti solo da un "pilastro" temporaneo. Allo stesso tempo, la loro parte inferiore dovrebbe essere ricoperta uniformemente da uno strato di dielettrico dello spessore di un singolo atomo, quindi riempire accuratamente tutti gli spazi vuoti con materiale.
Il fatto che i GAAFET non siano banali è evidenziato dalla situazione con Samsung. Dal 2022, il portafoglio coreano dispone di un processo con transistor MBCFET (nome commerciale Samsung per implementare i transistor GAAFET). In pratica, però, questa è la tipica vittoria di Pirro nella corsa. Il fatto è che la percentuale di chip perfettamente funzionanti ottenuti utilizzandolo è così bassa che quasi nessuno vuole utilizzarlo in produzione (nemmeno... Samsung per il tuo Exynos). Tutto quello che sappiamo è che viene utilizzato per produrre chip piccoli e relativamente semplici per i minatori di criptovaluta. Si prevede che solo la seconda generazione di questo processo, che sarà disponibile nel 2024, chiamata 3GAP (anche se alcune fonti affermano che potrebbe essere rinominata nel processo di classe 2nm), verrà utilizzata più ampiamente.
I transistor GAAFET (Intel chiama la sua implementazione RibbonFET) dovrebbero essere consegnati alle fabbriche Intel quest'anno come parte dei processi 20A e 18A di Intel, che verranno utilizzati per produrre componenti per i sistemi Arrow Lake e Lunar Lake. Tuttavia, varie voci del settore suggeriscono che la scala di produzione iniziale potrebbe essere limitata.
E che dire di TSMC? L'azienda taiwanese prevede di utilizzare i transistor GAAFET nel suo processo N2, che non dovrebbe essere completamente pronto prima del 2025. Teoricamente più tardi che in Samsung e Intel, ma quando TSMC parla di avere un certo processo, di solito significa essere pronti a produrre qualcosa per cui Apple і Nvidia, quindi in pratica la differenza può essere molto più piccola.
Leggi anche: Tutto sul chip Neuralink Telepathy: cos'è e come funziona
Cambiare il modo in cui vengono alimentati i transistor
La seconda innovazione che ci aspetta riguarda il modo in cui verranno alimentati i transistor nei microcircuiti. Attualmente, il processo di produzione di un microprocessore avviene a strati, dal basso verso l'alto. I transistor sono costruiti sotto, quindi le reti di connessione sono costruite sopra e quindi i cavi di alimentazione. Solitamente ci sono da dieci a più di venti strati e quanto più alto è lo strato, tanto più grandi sono i suoi elementi.
Nei prossimi anni, lo standard sarà che dopo aver realizzato le giunzioni tra i transistor, il wafer di silicio verrà capovolto, assottigliato e i percorsi di alimentazione verranno creati sull'altro lato lucido del wafer. Ciò significa che i transistor saranno come la polpetta di un hamburger, non la base di una torta.
È facile intuire quanto complicherà il processo di produzione dei chip, ma secondo i primi esperimenti il processo BSPDN (Back Side Power Delivery Network) apporta numerosi vantaggi. Innanzitutto, grazie a questo approccio, i transistor possono essere posizionati più vicini tra loro. In secondo luogo, il numero totale di strati sarà inferiore. In terzo luogo, le connessioni dal livello più alto dell'alimentatore al transistor saranno più brevi. E questo significa minori perdite di energia e la possibilità di ridurre la tensione di alimentazione. Le modalità esatte per implementare questa soluzione possono variare in termini di complessità e potenziali vantaggi, ma tutti i principali attori del mercato affermano che il gioco vale sicuramente la candela.
Entro la fine dell'anno vedremo BSPDN in azione per la prima volta in Intel Process 20A (Intel chiama la sua implementazione PowerVia). Intel deve questo rapido sviluppo al fatto che lavora su questa tecnologia da tempo, indipendentemente dal lavoro sulla modifica della geometria dei transistor e dall'utilizzo di macchine più nuove. Ciò significa che sarà in grado di integrarlo in quasi tutti i processi futuri.
Samsung non ha ancora fornito alcuna informazione ufficiale su quando inizierà a utilizzare la sua versione del processo di feedback BSPDN. Non ci sono molte novità, ma sappiamo che Intel sta già sperimentando questa soluzione. E le voci del settore parlano della possibilità della sua implementazione nel processo SF2, previsto per il 2025, o in quello successivo, previsto per il 2027.
Anche TSMC si prende il suo tempo in questo ambito e riferisce che, sebbene i primi esperimenti portino buoni risultati, intende introdurre BSPDN nel processo N2P, la cui implementazione è prevista solo a cavallo tra il 2026 e il 2027.
Leggi anche: Il teletrasporto da un punto di vista scientifico e il suo futuro
Cambio delle macchine per l'esposizione delle lastre
Nessuna conversazione seria sulla produzione dei microprocessori è completa senza menzionare il criterio di Rayleigh. Nel caso della litografia, cioè del processo di esposizione dei wafer di silicio, questo assume la forma della seguente formula:
CD = k1 • λ /NA.
In parole povere, ciò significa che la dimensione dell’elemento più piccolo che può essere creato dalla luce sulla superficie di un wafer di silicio dipende da tre numeri:
k1 è in pratica un coefficiente adimensionale che indica l'efficienza del processo;
λ è la lunghezza d'onda della luce che illumina la piastra;
NA è l'apertura numerica del sistema ottico.
Per molti anni, il modo principale per aumentare la densità di impaccamento dei transistor è stato quello di utilizzare la luce con lunghezze d'onda sempre più corte. Abbiamo iniziato a livello di poche centinaia di nanometri e siamo stati in grado di passare in tempi relativamente brevi all’utilizzo della luce alla lunghezza d’onda di 193 nm, a cui il mondo dei semiconduttori è rimasto bloccato per molto più tempo di quanto avrebbe voluto. Dopo anni di ricerca, ritardi e miliardi di dollari spesi, nel 2019 le macchine per litografia UV di ASML sono finalmente arrivate sul mercato. Utilizzano la luce ultravioletta (EUV) con una lunghezza d'onda di circa 13,5 nm e sono ora utilizzati in tutti gli impianti di produzione di chip avanzati. Tuttavia, questa è probabilmente l'ultima volta che λ è stato ridotto con successo nella formula sopra.
Ecco perché dovrai provare a cambiare la NA. Puoi pensare a NA come all'apertura dell'obiettivo di una fotocamera. Questo numero adimensionale determina la quantità di luce raccolta dal sistema ottico. Nel caso delle macchine litografiche, ciò significa (secondo la formula sopra) che se vogliamo realizzare elementi sempre più piccoli, maggiore dovrebbe essere l'NA. Le macchine ASML attualmente in uso hanno un NA di 0,33. Il passo successivo sono le macchine con un'elevata apertura numerica del sistema ottico, che hanno un NA di 0,55.
Sembra semplice, ma nulla è semplice in questo settore. Ciò è meglio illustrato dal fatto che le macchine High-NA sono molto più grandi e più del doppio più costose dei loro predecessori (circa 400 milioni di dollari contro circa 150 milioni di dollari), pur avendo una produttività inferiore. Pertanto, anche se tutti sanno che questo è il futuro della produzione dei processori più avanzati, ciò viene spesso percepito come una forma di male necessario.
Intel è stata la più veloce a utilizzare le macchine EUV High-NA. L'azienda americana ha già acquistato la prima macchina di questo tipo disponibile, che attualmente viene installata in uno dei suoi stabilimenti nell'Oregon. Inoltre, Intel prevede di acquistare la maggior parte delle macchine prodotte quest'anno. È noto che gli sviluppatori prevedono di utilizzare la litografia ad alta NA su larga scala nel processo 14A, che dovrebbe vedere la luce nel 2026 o 2027 (se tutto andrà secondo i piani).
Contemporaneamente, Samsung e TSMC non hanno fretta, dubitando del senso economico dell'utilizzo di questa attrezzatura fino all'implementazione del processo da 1 nm, cioè fino al 2030 circa. Intendono invece sfruttare al meglio le macchine EUV di cui già dispongono con vari accorgimenti e miglioramenti dei processi che rientrano nell’ambito del fattore k1.
Interessante anche: Come Taiwan, Cina e Stati Uniti stanno combattendo per il dominio tecnologico: la grande guerra dei chip
Passa al 3D
Ora stiamo cominciando a muoverci nella zona di un futuro incerto, di lavori di ricerca e di ipotesi generali, non di piani concreti. Tuttavia, la comunità è abbastanza unanime sul fatto che arriverà un momento in cui i transistor dovranno essere impilati uno sopra l'altro poiché il ridimensionamento X e Y praticamente raggiunge il suo limite. Attualmente, i transistor di tipo P e di tipo N sono posizionati uno accanto all'altro. L'obiettivo è impilare transistor di tipo N sopra transistor di tipo P, creando così "sandwich" di transistor chiamati CFET (FET complementari). Sono allo studio due metodi principali per realizzare un tale progetto: monolitico, in cui l'intera struttura è costruita su una piastra, e sequenziale, in cui i transistor di tipo N e P sono fabbricati su piastre separate che vengono "incollate" insieme.
Secondo gli esperti, il mercato per la produzione di microprocessori entrerà nella terza dimensione intorno al 2032-2034. Attualmente è noto che Intel e TSMC stanno lavorando intensamente sulle implementazioni di questa tecnologia, ma Samsung, probabilmente non sta nemmeno dormendo, perché i potenziali vantaggi derivanti dall'utilizzo di questa soluzione sono enormi.
Interessante anche: Universo: gli oggetti spaziali più insoliti
Transizione alle "due dimensioni"
Un altro problema con cui i leader mondiali della produzione di microcircuiti stanno cercando di affrontare è la banale carenza di silicio. Questo elemento ci è servito fedelmente per diversi decenni, ma la sua quantità limitata sta cominciando a rendere impossibile la produzione ulteriore di transistor più piccoli e più veloci. Pertanto, in tutto il mondo sono in corso ricerche sui cosiddetti materiali bidimensionali che potrebbero sostituire il silicio nel canale dei transistor. Si tratta di materiali il cui spessore può essere di diversi o di un solo atomo e forniscono mobilità della carica elettrica, che non è disponibile per i semiconduttori di silicio di questo spessore.
Il materiale bidimensionale più famoso è il grafene. Sebbene il suo utilizzo nella produzione di chip sia ancora in fase di studio, a causa della mancanza di un gap energetico naturale, è dubbio che verrà mai utilizzato su scala industriale per la produzione di semiconduttori. Tuttavia, la ricerca che utilizza composti TMD (Dichalcogenides di metalli di transizione - composti di metalli di transizione del blocco d della tavola periodica e calcogeni del 16 ° gruppo della tavola periodica), come MoS 2 e WSe 2, condotti da Intel e TSMC, sembrano piuttosto promettenti. Potremo vederne le conseguenze nel prossimo decennio.
Leggi anche:
- I microchip al grafene renderanno i telefoni più veloci e facili
- A proposito di computer quantistici in parole semplici
Si prospettano tempi interessanti
Riassumendo, noto che i prossimi anni saranno ricchi di innovazioni e rivoluzioni nel campo della produzione di semiconduttori. Le innovazioni sopra descritte non esauriscono nemmeno l'argomento, perché non abbiamo menzionato nulla della litografia computerizzata, né dello sviluppo dei chiplet, né del potenziale passaggio alla base del processore Glass. Inoltre non abbiamo parlato di progressi nella produzione della memoria.
Tutti sanno che questi punti di svolta sono ideali per recuperare il ritardo tecnologico, poiché esiste un’alta probabilità che i concorrenti falliscano. Intel ha addirittura messo in gioco l'intero futuro dell'azienda sulla capacità di offrire la prossima innovazione nel campo dei semiconduttori più velocemente della concorrenza. Anche il governo americano è molto interessato a riportare la produzione di chip all'avanguardia in Nord America, motivo per cui investe miliardi di dollari nello sviluppo di Intel. Tuttavia, i sussidi per i chip non sono un argomento di interesse solo per gli americani. Anche in Corea e Taiwan i governi accordano preferenze generose Samsung e TSMC, perché sanno quanto sia importante il futuro e quanto il futuro di questi Paesi dipenda dalle nuove tecnologie. Tra l’altro perché hanno alle spalle la Cina, che investe ingenti somme anche in ricerca, sviluppo e sviluppo della produzione di semiconduttori, ma questo è già argomento per un altro articolo.
Leggi anche: