今日は未来のトランジスタについて語り、その創造の秘密をすべて明らかにします。今日、市場が長い間経験したことのない、チップ製造の構造と方法における大きな変化の時期に直面していることはすでに明らかです。世界の最も偉大な頭脳は、個々の原子を必要なとおりに踊らせたり、物理法則に反しているように見えることを行うには、どのような公式を使用すればよいかを考えて眠れない夜を過ごしています。
また、米国、韓国、台湾の半導体大手間の競争が激化する時期でもある。彼らは、来るべきパラダイムシフトを利用して、テクノロジーリーダーとしての地位を回復、獲得、強化しようとしている人たちです。どのような革新と革命が私たちを待っているのでしょうか？今日はそれを説明してみましょう。
また読む： AMD XDNAとは何ですか? Ryzenプロセッサ上のAIを強化するアーキテクチャ
トランジスタの形状を変更する
というよりも、彼らの目標は変化するでしょう。 3大半導体メーカー（TSMC、Intel、 Samsung)、これらはいわゆる GAAFET トランジスタです。これは、インテルの FinFET トランジスタが世界に登場した 2011 年以来、トランジスタの形状におけるこのような大きな変更は初めてです。 GAAFET については別の記事で説明する必要があるため、あまり触れたくありません。ここでは、それらの背後にある概念についてのみ説明します。
トランジスタの微細化に伴い、エンジニアはいわゆるショートチャネル効果を経験し始めました。つまり、トランジスタのドレインとドレイン間の距離が短くなるにつれて、問題はますます大きくなりました。つまり、シャッターはチャネルを流れる電流の制御を失い始めました。十数年間、この問題の解決策は、シリコン ウェーハの表面からチャネルをフィンとして突き出す方法でした (したがって、FinFET のフィン (つまりフィン))。これにより、ゲートが 3 つの側面 (エッジの断面がくさび形の場合は 2 つ) でチャネルに接触することが可能になり、電流の流れをより詳細に制御できるようになり、トランジスタの電気パラメータを回路のニーズに適応させる際の柔軟性が向上します。デザイン。
しかし、トランジスタの数は着実に減少しており、これでは十分ではなくなりました。ゲートがトランジスタのチャネルを囲み始める必要がありました。つまり、GAAFET トランジスタを形成する必要がありました (GAA は Gate-All-Around の略語です)。簡単に言えば、FinFET トランジスタには 2 つまたは 3 つのエッジがあることが多いため、片側に配置された FinFET トランジスタと考えることができます。これは多層サンドイッチのようなもので、チューブまたはシートの形のチャネルが上下に配置され、絶縁体とゲートの層によって分離されています。この概念は長年知られており、既存の装置とプロセスを使用しますが、その実装は簡単ではありません。問題は、ある段階で、チャネルの後続の層が一時的な「柱」によってのみ支えられて空中にぶら下がっていることです。同時に、それらの下部を単一原子の厚さの誘電体の層で均一に覆い、すべての空いたスペースを材料で注意深く埋める必要があります。
GAAFET が自明ではないという事実は、次のような状況によって浮き彫りになっています。 Samsung。 2022 年以降、韓国のポートフォリオには MBCFET トランジスタ (マーケティング名) を使用したプロセスが含まれています。 Samsung GAAFET トランジスタを実装するため)。しかし実際には、これはレースにおける典型的な勝利です。実際のところ、それを使用して完全に機能するチップの割合は非常に低いため、実稼働環境でそれを使用したいと思う人はほとんどいません (たとえ… Samsung あなたのExynosのために）。私たちが知っているのは、これが仮想通貨採掘者向けの小型で比較的単純なチップを製造するために使用されているということだけです。 2024年に利用可能になるこのプロセスは、3GAPと呼ばれる第2世代のみ（ただし、一部の情報筋によると、nmクラスのプロセスに名前が変更される可能性があるという）が、より広く使用されると予想されている。
GAAFETトランジスタ（インテルはその実装をRibbonFETと呼んでいる）は、インテルの20Aおよび18Aプロセスの一部として今年インテルの工場に納入される予定で、これはArrow LakeおよびLunar Lakeシステムのコンポーネントの製造に使用される。ただし、業界のさまざまな噂は、初期の生産規模が制限される可能性があることを示唆しています。
TSMCはどうですか？台湾の企業は、N2プロセスでGAAFETトランジスタを使用することを計画していますが、完全に準備が整うのは2025年になる見込みです。理論的には より遅い Samsung しかし、TSMC が特定のプロセスを持つことについて話すとき、それは通常、何かを生産する準備ができていることを意味します。 Apple і Nvidia, そのため、実際にはその差ははるかに小さくなる可能性があります。
また読む： Neuralink Telepathy チップのすべて: それが何で、どのように機能するか
トランジスタへの給電方法の変更
私たちを待っている 2 番目の革新は、超小型回路内のトランジスタに電力を供給する方法に関連しています。現在、マイクロプロセッサの製造プロセスは下から上の階層で行われます。トランジスタがその下に構築され、その上に接続ネットワークが構築され、その上に電源ケーブルが構築されます。通常は 10 ～ 20 を超えるレイヤーがあり、レイヤーが高くなるほど、その要素は大きくなります。
今後数年間で、トランジスタ間の接合を作成した後、シリコンウェハを裏返して薄くし、ウェハのもう一方の研磨面に電力経路を作成するのが標準となるでしょう。これは、トランジスタがケーキの土台ではなく、ハンバーガーのパティのようなものになることを意味します。
それがチップ製造プロセスをどれだけ複雑にするかは容易に推測できますが、最初の実験によると、BSPDN (Back Side Power Delivery Network) プロセスは多くの利点をもたらします。まず、このアプローチのおかげで、トランジスタを互いに近づけて配置できます。第二に、レイヤーの総数が少なくなります。第三に、電源の最上位レベルからトランジスタまでの接続が短くなります。これは、エネルギー損失が少なくなり、供給電圧を下げる可能性があることを意味します。このソリューションを実装する正確な方法は、複雑さと潜在的な利点によって異なりますが、市場の主要プレーヤーは全員、このゲームには間違いなくろうそくの価値があると言っています。
今年後半には、Intel Pro で初めて BSPDN が動作するのを見ることになります。ces■ 20A (Intel はその実装を PowerVia と呼んでいます)。 Intel がこの急速な発展を遂げられたのは、トランジスタの形状変更や新しいマシンの使用に関係なく、しばらくの間このテクノロジーに取り組んできたという事実によるものです。これは、彼女がそれを将来のほぼすべてのプロセスに統合できることを意味します。
Samsung 同社のバージョンの BSPDN フィードバック プロセスの使用をいつ開始するかについては、まだ公式情報を提供していません。あまりニュースはありませんが、Intel がすでにこのソリューションを実験していることはわかっています。そして業界の噂では、2年に計画されているSF2025プロセス、または2027年に計画されている次のプロセスで実装される可能性について話されています。
TSMC もこの分野に時間をかけて取り組んでおり、最初の実験では良い結果が得られたものの、BSPDN を N2P プロセスに導入する予定であり、実装は 2026 年から 2027 年の変わり目にのみ計画されていると報告しています。
また読む： 科学的見地から見たテレポーテーションとその未来
製版露光機の変更
マイクロプロセッサの製造に関する真剣な会話は、レイリー基準について言及することなく完了することはできません。リソグラフィー、つまりシリコン ウェーハを露光するプロセスの場合、これは次の式の形になります。
CD = k1・λ / NA。
簡単に言うと、これは、光によってシリコン ウェーハの表面に作成できる最小要素のサイズが、次の 3 つの数字によって決まることを意味します。
k1 は実際にはプロセスの効率を示す無次元係数です。
λ はプレートを照らす光の波長です。
NAは光学系の開口数です。
長年にわたり、トランジスタの実装密度を高める主な方法は、ますます短波長の光を使用することでした。私たちは数百ナノメートルのレベルから始めて、半導体業界が望んでいたよりもずっと長い間この波長に固執してきた193nmの波長の光の使用に比較的早く移行することができました。長年の研究と遅れ、そして数十億ドルの支出を経て、2019 年に ASML の UV リソグラフィー装置がついに市場に投入されました。波長約 13,5 nm の紫外光 (EUV) が使用され、現在すべての先進的なチップ製造プラントで使用されています。ただし、上記の式で λ の縮小に成功したのはおそらくこれが最後です。
そのため、NA を変更して遊ぶ必要があります。 NA はカメラレンズの絞りと考えることができます。この無次元数によって、光学システムが収集する光の量が決まります。リソグラフィー装置の場合、これは、(上記の式によると) フィーチャーをますます小さくしたい場合は、NA を高くする必要があることを意味します。現在使用されている ASML マシンの NA は 0,33 です。次のステップは、光学系の開口数が高く、NA が 0,55 の機械です。
単純なことのように聞こえますが、このビジネスでは単純なことは何もありません。これは、High-NA マシンが以前のマシンよりはるかに大型で、価格が 400 倍以上 (約 150 億 万ドルに対して約 億ドル)、スループットも低いという事実によって最もよくわかります。したがって、これが最先端のプロセッサー製造の未来であることは誰もが知っていますが、必要悪の一種であると認識されることがよくあります。
Intel は EUV High-NA マシンを最速で使用しました。アメリカの会社はすでにこのタイプの最初の利用可能な機械を購入しており、現在オレゴン州にある同社の工場の14つに設置されています。また、インテルは今年生産されるマシンのほとんどを購入する予定だ。開発者らが2026Aプロセスで高NAリソグラフィーを大規模に使用する計画であることが知られており、（すべてが計画通りに進めば）2027年か年に日の目を見ることが期待されている。
同時に、 Samsung TSMCとTSMCは急いでいないが、1nmプロセスの実装まで、つまり2030年頃までこの装置を使用することの経済的意味に疑問を抱いている。その代わりに、彼らは、k1 要素の範疇に入るさまざまなトリックやプロセスの改善によって、すでに所有している EUV マシンの最高の部分を絞り出すつもりです。
また興味深い： 台湾、中国、米国が技術的優位性をめぐってどのように戦っているか: チップ大戦争
3Dに切り替える
現在、私たちは具体的な計画ではなく、研究作業と一般的な仮定という不確実な将来のゾーンに移行し始めています。しかし、X と Y のスケーリングが実質的に限界に達するにつれて、トランジスタを相互に積み重ねる必要が生じる時代が来るだろうという点では、コミュニティはほぼ一致しています。現在、P 型トランジスタと N 型トランジスタが隣り合って配置されています。目標は、P 型トランジスタの上に N 型トランジスタを積層し、CFET (相補型 FET) と呼ばれるトランジスタの「サンドイッチ」を作成することです。このような設計を実現するための 2 つの主な方法が研究されています。1 つは構造全体が 1 つのプレート上に構築されるモノリシック、もう 1 つは N 型と P 型のトランジスタが別々のプレート上に「接着」されて製造されるシーケンシャルです。
専門家によると、マイクロプロセッサの生産市場は2032年から2034年頃に第次元に入るという。現在、Intel と TSMC がこのテクノロジーの実装に集中的に取り組んでいることが知られていますが、 Samsungこのソリューションを使用することで得られる潜在的なメリットは非常に大きいため、おそらくあなたも眠っていません。
また興味深い： 宇宙: 最も珍しい宇宙物体
「二次元」への移行
マイクロ回路製造の世界のリーダーたちが対処しようとしているもう 1 つの問題は、シリコンの深刻な不足です。この素子は数十年間にわたって私たちに忠実に役立ってきましたが、その量が限られているため、より小型で高速なトランジスタをさらに製造することが不可能になり始めています。したがって、トランジスタのチャネルのシリコンに代わる可能性のある、いわゆる二次元材料の研究が世界中で進行中です。これらは、数原子またはわずか 1 原子の厚さをもつ材料であり、この厚さのシリコン半導体では利用できない電荷の移動度を提供します。
最も有名な二次元材料はグラフェンです。チップ製造での使用はまだ研究されていますが、自然エネルギーギャップがないため、半導体製造に工業規模で使用されるかどうかは疑わしいです。しかし、TMD化合物（遷移金属ダイカルコゲニド - 周期表のdブロックの遷移金属と周期表の第16族のカルコゲンの化合物）を用いた研究は、 Intel と TSMC が実施した MoS 2 と WSe 2 は、非常に有望に見えます。私たちは今後 年以内にそれらの結果を知ることができるでしょう。
また読む：
興味深い時代が到来しています
要約すると、今後数年間は半導体製造分野で革新と革命に満ちたものとなるでしょう。コンピュータ リソグラフィーについても、チップレットの開発についても、Glass プロセッサ ベースへの移行の可能性についても何も触れていないため、上記のイノベーションはこのトピックをすべて網羅するものではありません。記憶の生産の進歩についても話さなかった。
競合他社が失敗する可能性が高いため、このような転換点は技術的な遅れを取り戻すのに最適であることは誰もが知っています。インテルは、競合他社よりも早く次の半導体イノベーションを提供できるかどうかに、会社の将来全体を賭けています。米国政府も最先端チップの生産を北米に戻すことに非常に関心を持っており、そのためインテルの開発に数十億ドルを投資している。しかし、チップ補助金はアメリカ人だけが関心を持っている分野ではありません。韓国と台湾でも政府が寛大な優遇措置を提供している Samsung なぜなら、彼らは将来の期間がどれほど重要であるか、そしてこれらの国の将来がどれほど新しいテクノロジーに依存しているかを知っているからです。とりわけ、半導体生産の研究、開発、開発に巨額の投資を行っている中国が背後にあるためですが、これはすでに別の記事のトピックです。
また読む：