오늘 우리는 미래의 트랜지스터에 대해 이야기하고 그 창조의 모든 비밀을 밝힐 것입니다. 오늘날 우리는 시장에서 오랫동안 볼 수 없었던 칩 생산의 구조와 방법에 큰 변화의 시기에 직면해 있다는 것이 이미 분명해졌습니다. 세계의 가장 위대한 지성들은 개별 원자가 정확히 필요한 방식으로 춤추게 하고 물리 법칙을 거스르는 것처럼 보이는 일을 하도록 하려면 어떤 공식을 사용해야 하는지 궁금해하며 잠 못 이루는 밤을 보냅니다.
미국, 한국, 대만 등 거대 반도체 기업들의 경쟁이 더욱 치열해지는 시기이기도 하다. 그들은 기술 리더로서의 지위를 회복, 획득 또는 강화하기 위해 다가오는 패러다임 전환을 활용하려고 노력하는 사람들입니다. 어떤 혁신과 혁명이 우리를 기다리고 있을까요? 오늘 설명해 보도록 하겠습니다.
또한 읽기: AMD XDNA란 무엇입니까? Ryzen 프로세서에서 AI를 강화하는 아키텍처
트랜지스터의 기하학적 변화
아니면 오히려 그들의 목표가 바뀔 것입니다. 3대 반도체 제조업체(TSMC, Intel, Samsung), 이들은 소위 GAAFET 트랜지스터입니다. 이는 전 세계가 Intel의 FinFET 트랜지스터를 본 2011년 이후 처음으로 트랜지스터 기하학적 구조에 큰 변화를 가져왔습니다. GAAFET 주제에 대해서는 별도의 기사가 필요하기 때문에 너무 많이 다루고 싶지 않습니다. 여기서는 그 뒤에 숨어 있는 개념에 대해서만 논의하겠습니다.
트랜지스터의 소형화와 함께 엔지니어들은 소위 단채널 효과를 경험하기 시작했습니다. 즉, 트랜지스터의 드레인과 드레인 사이의 거리가 짧아질수록 문제는 더욱 커진다. 즉, 셔터가 채널을 통해 흐르는 전류에 대한 제어력을 잃기 시작했습니다. 수십 년 동안 이 문제에 대한 해결책은 실리콘 웨이퍼 표면에서 채널을 핀(FinFET의 Fin 또는 Fin)으로 돌출시키는 방법이었습니다. 이를 통해 게이트가 세 면(또는 모서리에 쐐기 모양의 단면이 있는 경우 두 면)에서 채널과 접촉할 수 있으므로 전류 흐름을 더 잘 제어할 수 있고 트랜지스터의 전기 매개변수를 요구 사항에 맞게 더 유연하게 조정할 수 있습니다. 설계.
그러나 트랜지스터의 꾸준한 감소는 이것이 더 이상 충분하지 않음을 의미했습니다. 게이트가 트랜지스터 채널을 둘러싸기 시작해야 했습니다. 즉, GAAFET 트랜지스터를 형성했습니다(GAA는 Gate-All-Around의 약어입니다). 간단히 말해서 FinFET 트랜지스터는 가장자리가 2개 또는 3개 있는 경우가 많기 때문에 한쪽에 배치된 FinFET 트랜지스터라고 생각하면 됩니다. 이는 튜브나 시트 형태의 채널이 서로 겹쳐져 절연체와 게이트 층으로 분리되어 있는 다층 샌드위치와 같습니다. 이 개념은 수년 동안 알려져 왔으며 기존 장비와 프로세스를 사용하지만 구현은 쉽지 않습니다. 문제는 어떤 단계에서 채널의 후속 레이어가 임시 "기둥"에 의해서만 지원되어 공중에 매달려 있다는 것입니다. 동시에 그 아래 부분은 단일 원자 두께의 유전체층으로 균일하게 덮은 다음 모든 빈 공간을 재료로 조심스럽게 채워야합니다.
GAAFET가 사소하지 않다는 사실은 다음과 같은 상황에서 강조됩니다. Samsung. 2022년부터 한국 포트폴리오에는 MBCFET 트랜지스터(마케팅명)을 사용한 프로세스가 있습니다. Samsung GAAFET 트랜지스터를 구현하기 위해). 그러나 실제로 이것은 경주에서 전형적인 불의의 승리입니다. 사실 이를 사용하여 얻은 완전한 기능의 칩의 비율은 너무 낮아 생산에 사용하려는 사람이 거의 없습니다(심지어… Samsung Exynos의 경우). 우리가 아는 것은 암호화폐 채굴자를 위한 작고 비교적 간단한 칩을 생산하는 데 사용된다는 것뿐입니다. 2024년에 출시될 이 공정의 3세대인 2GAP(일부 소식통에서는 nm급 공정으로 이름이 바뀔 수 있다고 하지만)만이 더 널리 사용될 것으로 예상됩니다.
GAAFET 트랜지스터(인텔은 이를 구현한 RibbonFET이라고 함)는 Arrow Lake 및 Lunar Lake 시스템용 구성 요소를 제조하는 데 사용될 Intel의 20A 및 18A 프로세스의 일부로 올해 Intel 공장에 납품되어야 합니다. 하지만 업계에서는 초기 생산 규모가 제한적일 수 있다는 여러 소문이 돌고 있다.
TSMC는 어떻습니까? 대만 회사는 N2 공정에 GAAFET 트랜지스터를 사용할 계획인데, 이는 2025년까지 완전히 준비되지 않을 것으로 예상됩니다. 이론상으로는 다음보다 늦습니다. Samsung 그리고 Intel이지만 TSMC가 특정 프로세스를 보유한다고 말할 때 이는 일반적으로 Intel을 위한 무언가를 생산할 준비가 되어 있음을 의미합니다. Apple і Nvidia이므로 실제로는 그 차이가 훨씬 작을 수 있습니다.
또한 읽기: Neuralink Telepathy 칩에 관한 모든 것: 그것이 무엇이며 어떻게 작동하는지
트랜지스터에 전원을 공급하는 방식 변경
우리를 기다리는 두 번째 혁신은 마이크로 회로의 트랜지스터에 전원을 공급하는 방법과 관련이 있습니다. 현재 마이크로프로세서 제조 공정은 아래에서 위로 여러 층으로 진행됩니다. 트랜지스터는 아래에 구축되고 그 위에 연결 네트워크가 구축되고 전원 케이블이 구축됩니다. 일반적으로 10~20개 이상의 레이어가 있으며, 레이어가 높을수록 해당 요소가 더 커집니다.
향후 몇 년 동안 표준은 트랜지스터 사이의 접합을 만든 후 실리콘 웨이퍼가 뒤집어지고 얇아지며 웨이퍼의 연마된 다른 면에 전원 경로가 생성되는 것입니다. 이는 트랜지스터가 케이크의 베이스가 아닌 버거의 패티와 같을 것임을 의미합니다.
칩 제조 공정이 얼마나 복잡해질지 짐작하기 쉽지만, 첫 번째 실험에 따르면 BSPDN(Back Side Power Delivery Network) 공정은 많은 이점을 제공합니다. 첫째, 이러한 접근 방식 덕분에 트랜지스터를 서로 더 가깝게 배치할 수 있습니다. 둘째, 총 레이어 수가 더 작아집니다. 셋째, 전원 공급 장치의 최고 레벨에서 트랜지스터까지의 연결이 더 짧아집니다. 이는 에너지 손실이 적고 공급 전압을 낮출 수 있음을 의미합니다. 이 솔루션을 구현하는 정확한 방법은 복잡성과 잠재적 이점에 따라 다를 수 있지만 시장의 모든 주요 플레이어는 이 게임이 확실히 가치가 있다고 말합니다.
올해 말에는 Intel Pro에서 처음으로 BSPDN이 작동하는 모습을 볼 수 있습니다.ces20A(Intel에서는 해당 구현을 PowerVia라고 부릅니다). Intel이 이러한 급속한 발전을 이룬 것은 트랜지스터의 기하학적 구조를 변경하는 작업과 최신 기계를 사용하는 작업에 관계없이 한동안 이 기술을 연구해 왔기 때문입니다. 이는 그녀가 이를 향후 거의 모든 프로세스에 통합할 수 있다는 것을 의미합니다.
Samsung BSPDN 피드백 프로세스 버전을 언제 사용할 것인지에 대한 공식 정보를 아직 제공하지 않았습니다. 새로운 소식은 많지 않지만 인텔이 이미 이 솔루션을 실험하고 있다는 것을 알고 있습니다. 그리고 업계 소문에 따르면 2년에 계획된 SF2025 프로세스 또는 2027년에 계획된 다음 프로세스에서 구현될 가능성이 있습니다.
TSMC는 이 분야에서도 시간을 투자하고 있으며 첫 번째 실험에서 좋은 결과를 얻었지만 2년과 2026년에 구현될 예정인 N2027P 프로세스에 BSPDN을 도입할 계획이라고 보고했습니다.
또한 읽기: 과학적 관점에서 본 순간이동과 그 미래
플레이트 노광기 변경
레일리 기준을 언급하지 않고는 마이크로프로세서 제조에 관한 진지한 대화가 완성되지 않습니다. 실리콘 웨이퍼를 노광하는 공정인 리소그래피의 경우, 이는 다음과 같은 수식의 형태를 취한다.
CD = k1 • λ / NA.
간단히 말해서, 이는 실리콘 웨이퍼 표면에서 빛에 의해 생성될 수 있는 가장 작은 요소의 크기가 세 가지 숫자에 따라 달라짐을 의미합니다.
k1은 실제로 프로세스의 효율성을 나타내는 무차원 계수입니다.
λ는 판을 비추는 빛의 파장입니다.
NA는 광학 시스템의 개구수입니다.
수년 동안 트랜지스터의 패킹 밀도를 높이는 주요 방법은 점점 더 짧은 파장의 빛을 사용하는 것이었습니다. 우리는 수백 나노미터 수준에서 시작하여 반도체 세계가 원하는 것보다 훨씬 오랫동안 붙어 있던 193nm 파장의 빛을 사용하는 방향으로 상대적으로 빠르게 이동할 수 있었습니다. 수년간의 연구, 지연 및 수십억 달러의 지출 끝에 2019년에 ASML의 UV 리소그래피 기계가 마침내 시장에 출시되었습니다. 이 제품은 파장이 약 13,5nm인 자외선(EUV)을 사용하며 현재 모든 고급 칩 제조 공장에서 사용됩니다. 그러나 이것은 아마도 위 공식에서 λ가 성공적으로 감소된 마지막 시간일 것입니다.
그렇기 때문에 NA를 변경하면서 놀아야 할 것입니다. NA는 카메라 렌즈의 조리개라고 생각하시면 됩니다. 이 무차원 숫자는 광학 시스템이 수집하는 빛의 양을 결정합니다. 리소그래피 기계의 경우 이는 위의 공식에 따라 우리가 점점 더 작은 형상을 만들고 싶다면 NA가 높아야 함을 의미합니다. 현재 사용 중인 ASML 시스템의 NA는 0,33입니다. 다음 단계는 NA가 0,55인 광학 시스템의 개구수가 높은 기계입니다.
간단해 보이지만 이 사업에서는 단순한 것이 하나도 없습니다. 이는 High-NA 머신이 이전 머신보다 훨씬 더 크고 두 배 이상 비싸지만(약 400억 달러 대 약 150억 천만 달러) 처리량이 적다는 사실에서 가장 잘 설명됩니다. 따라서 이것이 최첨단 프로세서 제조의 미래라는 것을 모두가 알고 있지만 종종 필요악의 한 형태로 인식됩니다.
Intel은 EUV High-NA 장비를 가장 빠르게 사용했습니다. 미국 회사는 이미 이 유형의 첫 번째 기계를 구입했으며 현재 오레곤에 있는 회사 공장 중 한 곳에 설치되고 있습니다. 또한 인텔은 올해 생산되는 대부분의 기계를 구매할 계획입니다. 개발자들은 14A 공정에서 High-NA 리소그래피를 대규모로 사용할 계획인 것으로 알려져 있으며, 이는 2026년이나 2027년에 실현될 것으로 예상됩니다(모든 것이 계획대로 진행된다면).
동시에, Samsung 그리고 TSMC는 1nm 공정이 구현되기 전까지, 즉 2030년 정도까지 이 장비를 사용하는 것이 경제적 타당성을 의심하면서 서두르지 않습니다. 대신 그들은 k1 요소에 속하는 다양한 트릭과 프로세스 개선을 통해 이미 보유하고 있는 EUV 장비의 장점을 최대한 활용하려고 합니다.
또한 흥미로운: 대만, 중국, 미국이 기술 우위를 위해 싸우는 방법: 거대한 칩 전쟁
3D로 전환
이제 우리는 구체적인 계획이 아닌 불확실한 미래, 연구 작업 및 일반적인 가정의 영역으로 이동하기 시작했습니다. 그러나 커뮤니티는 X 및 Y 스케일링이 실질적으로 한계에 도달함에 따라 트랜지스터를 서로 쌓아야 할 때가 올 것이라는 데 만장일치로 동의합니다. 현재 P형 트랜지스터와 N형 트랜지스터가 나란히 배치되어 있습니다. 목표는 P형 트랜지스터 위에 N형 트랜지스터를 쌓아서 CFET(상보형 FET)라고 불리는 트랜지스터의 "샌드위치"를 만드는 것입니다. 이러한 설계를 달성하기 위한 두 가지 주요 방법이 연구되고 있습니다. 전체 구조가 하나의 플레이트에 구축되는 모놀리식과 N형 및 P형 트랜지스터가 함께 "접착"되는 별도의 플레이트에 제조되는 순차형입니다.
전문가에 따르면 마이크로프로세서 생산 시장은 2032~2034년경에 차원으로 진입할 것이라고 합니다. 현재 인텔과 TSMC가 이 기술 구현을 위해 집중적으로 노력하고 있는 것으로 알려져 있지만, Samsung, 이 솔루션을 사용하면 얻을 수 있는 잠재적인 이점이 엄청나기 때문에 아마 잠도 자지 않을 것입니다.
또한 흥미로운: 우주: 가장 특이한 우주 물체
"2차원"으로의 전환
초소형 회로 제조 분야의 리더들이 해결하려고 노력하는 또 다른 문제는 실리콘이 거의 부족하다는 것입니다. 이 요소는 수십 년 동안 우리에게 충실하게 사용되어 왔지만 수량 제한으로 인해 더 작고 빠른 트랜지스터를 더 이상 제조하는 것이 불가능해졌습니다. 따라서 트랜지스터 채널에서 실리콘을 대체할 수 있는 소위 2차원 물질에 대한 연구가 전 세계적으로 진행되고 있다. 이들은 두께가 여러 개 또는 단 하나의 원자일 수 있는 물질이며, 이 두께의 실리콘 반도체에서는 사용할 수 없는 전하의 이동성을 제공합니다.
가장 유명한 16차원 물질은 그래핀이다. 칩 생산에서의 사용이 여전히 연구되고 있지만 자연적인 에너지 격차가 없기 때문에 반도체 생산을 위해 산업 규모로 사용될 수 있을지는 의문입니다. 그러나 다음과 같은 TMD 화합물(전이 금속 디칼코게나이드 - 주기율표 d 블록의 전이 금속 화합물 및 주기율표 족 칼코겐 화합물)을 사용한 연구는 Intel과 TSMC가 수행한 MoS 2 및 WSe 2는 매우 유망해 보입니다. 우리는 향후 년 안에 그 결과를 볼 수 있을 것입니다.
또한 읽기:
흥미로운 시간이 다가오고 있습니다
요약하면, 앞으로 몇 년은 반도체 생산 분야에서 혁신과 혁명으로 가득 차게 될 것입니다. 위에 설명된 혁신은 주제를 소진시키지도 않습니다. 왜냐하면 우리는 컴퓨터 리소그래피, 칩렛 개발, Glass 프로세서 기반으로의 잠재적 전환에 대해 언급하지 않았기 때문입니다. 우리는 또한 메모리 생산의 진전에 대해서도 이야기하지 않았습니다.
경쟁사가 실패할 확률이 높기 때문에 이러한 전환점이 기술 지연을 따라잡는 데 이상적이라는 것은 누구나 알고 있습니다. 인텔은 경쟁사보다 더 빠르게 차세대 반도체 혁신을 제공하는 데 회사의 미래 전체를 걸었습니다. 미국 정부도 최첨단 칩 생산을 북미로 다시 가져오는 데 큰 관심을 갖고 있으며, 이것이 바로 인텔 개발에 수십억 달러를 투자하고 있는 이유입니다. 그러나 칩 보조금은 미국인들만의 관심 분야가 아니다. 한국과 대만에서도 정부가 관대한 특혜를 제공하고 있다. Samsung 그리고 TSMC는 미래 시대가 얼마나 중요한지, 이들 국가의 미래가 얼마나 신기술에 달려 있는지 알고 있기 때문입니다. 무엇보다도 그 뒤에는 반도체 생산의 연구, 개발 및 개발에 막대한 금액을 투자하는 중국이 있기 때문에 이것은 이미 다른 기사의 주제입니다.
또한 읽기: