IBM의 개념적 나노시트 트랜지스터는 질소의 끓는점 온도에서 성능이 거의 배 증가한 것으로 나타났습니다. 이 성과는 여러 가지 기술 발전을 가져올 것으로 예상되며 나노시트 트랜지스터를 FinFET 트랜지스터로 대체할 수 있는 길을 열어줄 수 있습니다. 더욱 흥미로운 점은 더욱 강력한 종류의 칩 개발로 이어질 수 있다는 점입니다.
액체질소는 반도체 제조 공정에서 중요한 공정 영역에서 열을 제거하고 불활성 환경을 조성하기 위해 널리 사용됩니다. 그러나 끓는점인 77켈빈(-196°C)에 도달하면 특정 지역에서는 더 이상 사용할 수 없습니다. 현재 세대의 나노시트 트랜지스터는 그러한 온도를 견딜 수 있도록 설계되지 않았기 때문입니다.
이러한 제한은 불행한 일입니다. 이론적으로는 칩이 그러한 환경에서 성능을 향상시킬 수 있다고 가정했기 때문입니다. 이번 달 샌프란시스코에서 열린 2023 IEEE 국제 전자 장치 회의에서 발표된 IBM의 개념적 나노시트 트랜지스터에서 입증되었듯이 이제 이러한 가능성이 실현될 수 있습니다.
개념 트랜지스터는 실온인 300K에 비해 질소의 끓는점에서 거의 두 배의 성능을 나타냈습니다. 이러한 성능 향상은 캐리어 산란이 적어 전력 소비가 낮아지는 데 기인합니다. 전력 소비를 줄이면 트랜지스터 폭을 줄여 칩 크기를 줄이는 데 도움이 될 수 있습니다. 실제로 이러한 개발은 잠재적으로 IC 과열 없이 액체 질소 냉각으로 설계된 새로운 종류의 고성능 IC로 이어질 수 있습니다.
IBM의 나노층 트랜지스터 개념은 FinFET를 나노층 트랜지스터로 대체하는 데 중요한 역할을 할 수도 있습니다. 왜냐하면 후자가 3nm 칩의 기술적 요구 사항을 더 잘 충족할 가능성이 높기 때문입니다. FinFET에 비해 나노층 트랜지스터의 장점은 일반적으로 더 작은 크기, 높은 제어 전류, 더 낮은 가변성 및 전체 주변 게이트 구조를 포함합니다. 나노시트를 적층하여 높은 제어 전류를 달성합니다. 표준 로직 셀에서는 하나의 FINFET 구조만 들어갈 수 있는 영역에 나노시트 형태의 전도 채널이 쌓여 있습니다.
나노시트 트랜지스터는 TSMC N2 및 Intel 2A와 같은 20nm급 노드를 통해 업계에 데뷔할 것으로 예상됩니다. 이는 IBM 최초의 2나노미터 프로토타입 프로세서에도 사용됩니다.
분명히 칩 제조 기술에서는 작은 것이 항상 더 좋습니다. 여기서도 나노층 트랜지스터가 산업을 발전시킬 것입니다.
IBM 수석 연구원인 Ruqiang Bao에 따르면 IBM은 나노시스템 아키텍처를 통해 대략 손톱 크기의 공간에 50억 개의 트랜지스터를 배치할 수 있습니다. 간단히 말해서, IEEE가 강조하는 것처럼 나노시트 기술은 스케일링 논리 장치의 필수적인 부분임이 입증될 것입니다.
또한 읽기: