I dag skal vi snakke om fremtidens transistorer og avsløre alle hemmelighetene til deres skapelse. Det er allerede i dag klart at vi står overfor en periode med enorme endringer i strukturen og metoden for chipproduksjon, som markedet ikke har sett på lenge. Verdens største sinn tilbringer søvnløse netter på å lure på hvilken formel de skal bruke for å få individuelle atomer til å danse akkurat slik de skal og gjøre ting som ser ut til å trosse fysikkens lover.
Det vil også være en periode med økt konkurranse mellom halvledergiganter fra USA, Korea og Taiwan. Det er de som prøver å dra nytte av det kommende paradigmeskiftet for å gjenopprette, få eller styrke sine posisjoner som teknologiske ledere. Hvilke innovasjoner og revolusjoner venter oss? La oss prøve å forklare i dag.
Les også: Hva er AMD XDNA? Arkitekturen som driver AI på Ryzen-prosessorer
Endre geometrien til transistorene
Eller rettere sagt, målene deres vil endre seg. Den første innovasjonen som vil bli (eller ble!) presentert av de tre store halvlederprodusentene (TSMC, Intel, Samsung), dette er de såkalte GAAFET-transistorene. Dette er den første store endringen i transistorgeometri siden 2011, da verden så Intels FinFET-transistorer. Jeg vil ikke dvele for mye ved emnet GAAFETs, da det krever en egen artikkel. Her vil vi bare diskutere konseptet bak dem.
Med miniatyriseringen av transistorer begynte ingeniører å oppleve de såkalte kortkanaleffektene. Kort sagt, ettersom avstanden mellom avløpet og avløpet til transistoren ble kortere, ble problemet større og større. Det vil si at lukkeren begynte å miste kontrollen over strømmen som strømmer gjennom kanalen. I et dusin år var løsningen på dette problemet hvordan man kunne få kanalen til å stikke ut fra overflaten av silisiumplaten som en finne (derav Finnen, eller finnen, i FinFET). Dette gjør at porten kan kontakte kanalen på tre sider (eller to hvis kanten har et kileformet tverrsnitt), noe som gir den mer kontroll over strømflyten og mer fleksibilitet i å tilpasse de elektriske parametrene til transistorene til behovene til design.
Den jevne nedgangen i transistorer gjorde imidlertid at dette ikke lenger var nok. Det var nødvendig at porten begynte å omgi transistorkanalen, det vil si at den dannet GAAFET-transistorer (GAA er en forkortelse for Gate-All-Around). Enkelt sagt kan du tenke på dem som FinFET-transistorer plassert på den ene siden, siden FinFET-transistorer ofte har to eller tre kanter. Det er som en flerlags sandwich, der kanaler i form av rør eller ark, plassert over hverandre, er atskilt med lag med isolator og port. Selv om dette konseptet har vært kjent i mange år og bruker eksisterende utstyr og prosesser, er implementeringen ikke triviell. Problemet er at på et tidspunkt henger de påfølgende lagene av kanalen i luften, bare støttet av en midlertidig "søyle". Samtidig skal den nedre delen dekkes jevnt med et lag av dielektrikum med en tykkelse på et enkelt atom, og fyll deretter forsiktig alle tomme rom med materiale.
Det faktum at GAAFET-er ikke er trivielle fremheves av situasjonen med Samsung. Siden 2022 har den koreanske porteføljen en prosess med MBCFET-transistorer (markedsføringsnavn Samsung å implementere GAAFET-transistorer). I praksis er dette imidlertid en typisk pyrrhusseier i løpet. Faktum er at prosentandelen av fullt funksjonelle brikker oppnådd ved å bruke den er så lav at nesten ingen ønsker å bruke den i produksjon (selv... Samsung for din Exynos). Alt vi vet er at det brukes til å produsere små og relativt enkle sjetonger for gruvearbeidere i kryptovaluta. Bare andre generasjon av denne prosessen, som vil være tilgjengelig i 2024, kalt 3GAP (selv om noen kilder sier at den kan bli omdøpt til 2nm-klassen), forventes å bli brukt mer utbredt.
GAAFET-transistorer (Intel kaller implementeringen RibbonFET) bør leveres til Intel-fabrikker i år som en del av Intels 20A- og 18A-prosesser, som skal brukes til å produsere komponenter til Arrow Lake- og Lunar Lake-systemene. Imidlertid antyder forskjellige bransjerykter at den opprinnelige produksjonsskalaen kan være begrenset.
Hva med TSMC? Det taiwanske selskapet planlegger å bruke GAAFET-transistorer i N2-prosessen, som ikke forventes å være helt klar før i 2025. Teoretisk sett senere enn i Samsung og Intel, men når TSMC snakker om å ha en bestemt prosess, betyr det vanligvis å være klar til å produsere noe for Apple і Nvidia, så i praksis kan forskjellen være mye mindre.
Les også: Alt om Neuralink Telepathy-brikken: hva det er og hvordan det fungerer
Endre måten transistorer drives på
Den andre innovasjonen som venter oss er knyttet til hvordan transistorer i mikrokretser skal drives. For tiden foregår prosessen med å produsere en mikroprosessor i lag fra bunnen og opp. Transistorer bygges under, deretter bygges tilkoblingsnettverk over dem, og deretter strømkabler. Det er vanligvis ti til over tjue lag, og jo høyere laget er, desto større er elementene.
I løpet av de neste årene vil standarden være at etter å ha laget kryssene mellom transistorene, vil silisiumskiven snus, tynnes, og kraftbanene vil bli opprettet på den andre, polerte siden av skiven. Dette betyr at transistorene blir som en patty i en burger, ikke bunnen av en kake.
Det er lett å gjette hvor mye det vil komplisere brikkefremstillingsprosessen, men ifølge de første eksperimentene gir BSPDN-prosessen (Back Side Power Delivery Network) mange fordeler. For det første, takket være denne tilnærmingen, kan transistorer plasseres nærmere hverandre. For det andre vil det totale antallet lag være mindre. For det tredje vil forbindelsene fra det høyeste nivået av strømforsyningen til transistoren være kortere. Og dette betyr mindre energitap og mulighet for å redusere forsyningsspenningen. De nøyaktige måtene å implementere denne løsningen på kan variere i kompleksitet og potensielle fordeler, men alle de store aktørene i markedet sier at spillet definitivt er verdt lyset.
Senere i år vil vi se BSPDN i aksjon for første gang i Intel Process 20A (Intel kaller sin implementering PowerVia). Intel skylder denne raske utviklingen at de har jobbet med denne teknologien en stund, uavhengig av arbeidet med å endre geometrien til transistorene og bruken av nyere maskiner. Dette betyr at hun vil kunne integrere det i nesten enhver fremtidig prosess.
Samsung har ennå ikke gitt noen offisiell informasjon om når den vil begynne å bruke sin versjon av BSPDN-tilbakemeldingsprosessen. Det er ikke mye nyheter, men vi vet at Intel allerede eksperimenterer med denne løsningen. Og industrirykter snakker om muligheten for implementering i SF2-prosessen, planlagt for 2025, eller i den neste, som er planlagt for 2027.
TSMC tar seg også god tid på dette området, og rapporterer at selv om de første eksperimentene gir gode resultater, har de til hensikt å introdusere BSPDN i N2P-prosessen, planlagt implementert først ved årsskiftet 2026 og 2027.
Les også: Teleportering fra et vitenskapelig synspunkt og dets fremtid
Skifte av plateeksponeringsmaskiner
Ingen seriøs samtale om produksjon av mikroprosessorer er komplett uten å nevne Rayleigh-kriteriet. Når det gjelder litografi, det vil si prosessen med å eksponere silisiumskiver, har dette formen av følgende formel:
CD = k1 • λ / NA.
Enkelt sagt betyr dette at størrelsen på det minste elementet som kan skapes av lys på overflaten av en silisiumplate, avhenger av tre tall:
k1 er en dimensjonsløs koeffisient i praksis som indikerer effektiviteten til prosessen;
λ er bølgelengden til lyset som lyser opp platen;
NA er den numeriske blenderåpningen til det optiske systemet.
I mange år har den viktigste måten å øke pakkingstettheten på transistorer vært å bruke lys med stadig kortere bølgelengder. Vi startet på noen få hundre nanometernivå og kunne relativt raskt gå over til å bruke lys på 193 nm bølgelengde, som halvlederverdenen har sittet fast på mye lenger enn den ønsket. Etter år med forskning, forsinkelser og brukt milliarder av dollar, i 2019 kom endelig ASMLs UV-litografimaskiner på markedet. De bruker ultrafiolett lys (EUV) med en bølgelengde på ca. 13,5 nm og brukes nå i alle avanserte brikkeproduksjonsanlegg. Imidlertid er dette sannsynligvis siste gang at λ ble vellykket redusert i formelen ovenfor.
Det er derfor du må leke med å endre NA. Du kan tenke på NA som blenderåpningen til et kameraobjektiv. Dette dimensjonsløse tallet bestemmer hvor mye lys det optiske systemet samler inn. Når det gjelder litografiske maskiner betyr dette (i henhold til formelen ovenfor) at hvis vi ønsker å lage mindre og mindre trekk, jo høyere bør NA være. ASML-maskiner som for tiden er i bruk har en NA på 0,33. Neste trinn er maskiner med høy numerisk blenderåpning av det optiske systemet, som har en NA på 0,55.
Det høres enkelt ut, men ingenting er enkelt i denne bransjen. Dette illustreres best av det faktum at High-NA-maskinene er mye større og mer enn dobbelt så dyre som sine forgjengere (omtrent $400 millioner mot rundt $150 millioner), samtidig som de har mindre gjennomstrømning. Derfor, mens alle vet at dette er fremtiden for produksjon av de mest avanserte prosessorene, blir det ofte oppfattet som en form for nødvendig ondskap.
Intel var den raskeste til å bruke EUV High-NA-maskiner. Det amerikanske selskapet har allerede kjøpt den første tilgjengelige maskinen av denne typen, som for tiden installeres ved en av selskapets fabrikker i Oregon. Intel planlegger også å kjøpe de fleste maskinene som produseres i år. Det er kjent at utviklerne planlegger å bruke High-NA litografi i stor skala i 14A-prosessen, som forventes å se dagens lys i 2026 eller 2027 (hvis alt går etter planen).
Samtidig, Samsung og TSMC har ikke hastverk, og tviler på den økonomiske følelsen av å bruke dette utstyret frem til implementeringen av 1-nm-prosessen, det vil si frem til rundt 2030. I stedet har de tenkt å presse det beste ut av EUV-maskinene de allerede har med ulike triks og prosessforbedringer som faller inn under paraplyen av k1-faktoren.
Også interessant: Hvordan Taiwan, Kina og USA kjemper for teknologisk dominans: den store brikkekrigen
Bytt til 3D
Nå begynner vi å bevege oss inn i sonen for en usikker fremtid, forskningsarbeid og generelle forutsetninger, ikke konkrete planer. Fellesskapet er imidlertid ganske enstemmig om at det vil komme en tid da transistorer må stables oppå hverandre ettersom X- og Y-skalering praktisk talt når sin grense. For tiden er P-type og N-type transistorer plassert ved siden av hverandre. Målet er å stable N-type transistorer på toppen av P-type transistorer, og dermed skape "sandwicher" av transistorer kalt CFET-er (komplementære FET-er). To hovedmetoder for å oppnå et slikt design blir studert: monolitisk, der hele strukturen er bygget på en plate, og sekvensiell, der N- og P-type transistorer produseres på separate plater som er "limt" sammen.
Ifølge eksperter vil markedet for produksjon av mikroprosessorer gå inn i den tredje dimensjonen rundt 2032-2034. Foreløpig er det kjent at Intel og TSMC jobber intensivt med deres implementeringer av denne teknologien, men Samsung, sover nok heller ikke, fordi de potensielle fordelene ved å bruke denne løsningen er enorme.
Også interessant: Univers: De mest uvanlige romobjektene
Overgang til "to dimensjoner"
Et annet problem som lederne av verden av mikrokretsproduksjon prøver å takle, er at det er en banal mangel på silisium. Dette elementet har tjent oss trofast i flere tiår, men dets begrensede mengde begynner å gjøre det umulig å produsere mindre og raskere transistorer ytterligere. Derfor pågår forskning på såkalte todimensjonale materialer som kan erstatte silisium i transistorkanalen over hele verden. Dette er materialer hvis tykkelse kan være flere eller bare ett atom, og gir mobilitet av elektrisk ladning, som ikke er tilgjengelig for silisiumhalvledere av denne tykkelsen.
Det mest kjente todimensjonale materialet er grafen. Selv om bruken i brikkeproduksjon fortsatt undersøkes, på grunn av mangelen på et naturlig energigap, er det tvilsomt om det noen gang vil bli brukt i industriell skala for halvlederproduksjon. Men forskning ved bruk av TMD-forbindelser (Transition Metal Dichalcogenides - forbindelser av overgangsmetaller i d-blokken i det periodiske system og kalkogener i den 16. gruppen av det periodiske system), som f.eks. MoS 2 og WSe 2, utført av Intel og TSMC, ser ganske lovende ut. Vi vil kunne se konsekvensene deres i løpet av det neste tiåret.
Les også:
Spennende tider venter
Oppsummert merker jeg at de kommende årene vil være fulle av innovasjoner og revolusjoner innen halvlederproduksjon. De ovenfor beskrevne innovasjonene uttømmer ikke engang emnet, fordi vi ikke nevnte noe om datamaskinlitografi, heller ikke om utviklingen av brikker, eller om den potensielle overgangen til Glass-prosessorbasen. Vi snakket heller ikke om fremgang i produksjonen av minne.
Alle vet at slike vendepunkter er ideelle for å ta igjen teknologisk etterslep, da det er stor sannsynlighet for at konkurrenter mislykkes. Intel satset til og med hele selskapets fremtid på å kunne tilby den neste halvlederinnovasjonen raskere enn konkurrentene. Den amerikanske regjeringen er også svært interessert i å bringe produksjonen av toppmoderne brikker tilbake til Nord-Amerika, og det er derfor de investerer milliarder av dollar i Intels utvikling. Brikkesubsidier er imidlertid ikke bare et interesseområde for amerikanere. I Korea og Taiwan gir myndighetene også sjenerøse preferanser Samsung og TSMC, fordi de vet hvor viktig den fremtidige perioden er og hvor mye fremtiden til disse landene avhenger av ny teknologi. Blant annet fordi de har bak seg Kina, som også investerer enorme beløp i forskning, utvikling og utvikling av halvlederproduksjon, men dette er allerede et tema for en annen artikkel.
Les også: