Hoje falaremos sobre os transistores do futuro e revelaremos todos os segredos de sua criação. Já está claro hoje que enfrentamos um período de grandes mudanças na estrutura e no método de produção de chips, que o mercado não via há muito tempo. As maiores mentes do mundo passam noites sem dormir imaginando que fórmula usar para fazer os átomos individuais dançarem exatamente da maneira que precisam e fazerem coisas que parecem desafiar as leis da física.
Será também um período de competição acirrada entre gigantes de semicondutores dos EUA, Coreia e Taiwan. São eles que tentam tirar partido da próxima mudança de paradigma para restaurar, ganhar ou fortalecer as suas posições como líderes tecnológicos. Que inovações e revoluções nos esperam? Vamos tentar explicar hoje.
Leia também: O que é AMD XDNA? A arquitetura que alimenta a IA nos processadores Ryzen
Mudando a geometria dos transistores
Ou melhor, seus objetivos mudarão. A primeira inovação que será (ou foi!) apresentada pelos três grandes fabricantes de semicondutores (TSMC, Intel, Samsung), estes são os chamados transistores GAAFET. Esta é a primeira grande mudança na geometria dos transistores desde 2011, quando o mundo viu os transistores FinFET da Intel. Não quero me alongar muito no assunto dos GAAFETs, pois isso requer um artigo separado. Aqui discutiremos apenas o conceito por trás deles.
Com a miniaturização dos transistores, os engenheiros começaram a experimentar os chamados efeitos de canal curto. Resumindo, à medida que a distância entre o dreno e o dreno do transistor foi diminuindo, o problema foi ficando cada vez maior. Ou seja, o obturador começou a perder o controle da corrente que flui pelo canal. Por doze anos, a solução para esse problema foi como fazer o canal se projetar da superfície do wafer de silício como uma aleta (daí o Fin, ou aleta, em FinFET). Isso permite que a porta entre em contato com o canal em três lados (ou dois se a borda tiver seção transversal em forma de cunha), proporcionando maior controle sobre o fluxo de corrente e mais flexibilidade na adaptação dos parâmetros elétricos dos transistores às necessidades do projeto.
No entanto, a diminuição constante dos transistores fez com que isso não fosse mais suficiente. Foi necessário que a porta passasse a circundar o canal do transistor, ou seja, formasse transistores GAAFET (GAA é abreviatura de Gate-All-Around). Simplificando, você pode pensar neles como transistores FinFET colocados em um lado, já que os transistores FinFET geralmente têm duas ou três arestas. É como um sanduíche multicamadas, no qual canais em forma de tubos ou folhas, localizados uns sobre os outros, são separados por camadas de isolante e comporta. Embora este conceito seja conhecido há muitos anos e utilize equipamentos e processos existentes, a sua implementação não é trivial. O problema é que em algum momento as camadas subsequentes do canal ficam suspensas no ar, sustentadas apenas por um “pilar” temporário. Ao mesmo tempo, sua parte inferior deve ser coberta uniformemente com uma camada de dielétrico com espessura de um único átomo e, a seguir, preencher cuidadosamente todos os espaços vazios com material.
O facto de os GAAFET não serem triviais é realçado pela situação com Samsung. Desde 2022, o portfólio coreano conta com processo com transistores MBCFET (nome comercial Samsung para implementar transistores GAAFET). Na prática, porém, esta é uma típica vitória de Pirro na corrida. O fato é que a porcentagem de chips totalmente funcionais obtidos com ele é tão baixa que quase ninguém quer utilizá-lo na produção (mesmo… Samsung para o seu Exynos). Tudo o que sabemos é que ele é usado para produzir chips pequenos e relativamente simples para mineradores de criptomoedas. Apenas a segunda geração deste processo, que estará disponível em 2024, chamada 3GAP (embora algumas fontes digam que poderia ser renomeada para processo de classe de 2 nm), deverá ser utilizada de forma mais ampla.
Os transistores GAAFET (a Intel chama sua implementação de RibbonFET) devem ser entregues às fábricas da Intel este ano como parte dos processos 20A e 18A da Intel, que serão usados para fabricar componentes para os sistemas Arrow Lake e Lunar Lake. No entanto, vários rumores da indústria sugerem que a escala de produção inicial pode ser limitada.
E a TSMC? A empresa taiwanesa planeja usar transistores GAAFET em seu processo N2, que não deverá estar totalmente pronto até 2025. Teoricamente mais tarde do que em Samsung e Intel, mas quando a TSMC fala em ter um determinado processo, geralmente significa estar pronto para produzir algo para Apple і Nvidia, então, na prática, a diferença pode ser muito menor.
Leia também: Tudo sobre o chip Neuralink Telepathy: o que é e como funciona
Mudando a forma como os transistores são alimentados
A segunda inovação que nos espera está relacionada à forma como os transistores dos microcircuitos serão alimentados. Atualmente, o processo de fabricação de um microprocessador ocorre em camadas de baixo para cima. Os transistores são construídos abaixo, depois as redes de conexão são construídas acima deles e, em seguida, os cabos de alimentação. Normalmente existem dez a mais de vinte camadas e, quanto mais alta a camada, maiores são seus elementos.
Nos próximos anos, o padrão será que depois de fazer as junções entre os transistores, o wafer de silício será invertido, afinado e os caminhos de energia serão criados no outro lado polido do wafer. Isso significa que os transistores serão como um hambúrguer, não como a base de um bolo.
É fácil adivinhar o quanto isso complicará o processo de fabricação do chip, mas de acordo com os primeiros experimentos, o processo BSPDN (Back Side Power Delivery Network) traz muitas vantagens. Primeiro, graças a esta abordagem, os transistores podem ser colocados mais próximos uns dos outros. Em segundo lugar, o número total de camadas será menor. Terceiro, as conexões do nível mais alto da fonte de alimentação ao transistor serão mais curtas. E isso significa menos perda de energia e possibilidade de redução da tensão de alimentação. As formas exatas de implementar esta solução podem variar em complexidade e benefícios potenciais, mas todos os principais participantes do mercado dizem que o jogo definitivamente vale a pena.
Ainda este ano veremos o BSPDN em ação pela primeira vez no Intel Process 20A (a Intel chama sua implementação de PowerVia). A Intel deve esse rápido desenvolvimento ao fato de já trabalhar nessa tecnologia há algum tempo, independentemente do trabalho de alteração da geometria dos transistores e do uso de máquinas mais novas. Isso significa que ela poderá integrá-lo em quase todos os processos futuros.
Samsung ainda não forneceu nenhuma informação oficial sobre quando começará a usar sua versão do processo de feedback do BSPDN. Não há muitas novidades, mas sabemos que a Intel já está a experimentar esta solução. E rumores da indústria falam sobre a possibilidade de sua implementação no processo SF2, previsto para 2025, ou no próximo, previsto para 2027.
A TSMC também está demorando nesta área e relata que embora as primeiras experiências tragam bons resultados, pretende introduzir o BSPDN no processo N2P, previsto para implementação apenas na virada de 2026 e 2027.
Leia também: Teletransporte do ponto de vista científico e seu futuro
Mudança de máquinas de exposição de placas
Nenhuma conversa séria sobre a fabricação de microprocessadores está completa sem mencionar o critério de Rayleigh. No caso da litografia, ou seja, do processo de exposição das pastilhas de silício, isso assume a forma da seguinte fórmula:
CD = k1 • λ/NA.
Simplificando, isso significa que o tamanho do menor elemento que pode ser criado pela luz na superfície de uma pastilha de silício depende de três números:
k1 é um coeficiente adimensional na prática que indica a eficiência do processo;
λ é o comprimento de onda da luz que ilumina a placa;
NA é a abertura numérica do sistema óptico.
Por muitos anos, a principal forma de aumentar a densidade de empacotamento dos transistores tem sido usar luz com comprimentos de onda cada vez mais curtos. Começamos no nível de algumas centenas de nanômetros e fomos capazes de avançar de forma relativamente rápida para o uso de luz no comprimento de onda de 193 nm, onde o mundo dos semicondutores ficou preso por muito mais tempo do que gostaria. Após anos de pesquisas, atrasos e bilhões de dólares gastos, em 2019 as máquinas de litografia UV da ASML finalmente chegaram ao mercado. Eles usam luz ultravioleta (EUV) com comprimento de onda de cerca de 13,5 nm e agora são usados em todas as fábricas de chips avançados. No entanto, esta é provavelmente a última vez que λ foi reduzido com sucesso na fórmula acima.
É por isso que você terá que brincar com a mudança do NA. Você pode pensar em NA como a abertura da lente de uma câmera. Este número adimensional determina quanta luz o sistema óptico coleta. No caso das máquinas litográficas, isso significa (de acordo com a fórmula acima) que se quisermos fazer feições cada vez menores, maior deverá ser o NA. As máquinas ASML atualmente em uso têm um NA de 0,33. O próximo passo são máquinas com alta abertura numérica do sistema óptico, que possuem NA de 0,55.
Parece simples, mas nada é simples neste negócio. Isto é melhor ilustrado pelo facto de as máquinas High-NA serem muito maiores e duas vezes mais caras que as suas antecessoras (cerca de 400 milhões de dólares contra cerca de 150 milhões de dólares), ao mesmo tempo que têm menor rendimento. Portanto, embora todos saibam que este é o futuro da fabricação dos processadores mais avançados, isso é muitas vezes percebido como uma forma de mal necessário.
A Intel foi a mais rápida a usar máquinas EUV High-NA. A empresa americana já adquiriu a primeira máquina deste tipo disponível, que está sendo instalada em uma das fábricas da empresa em Oregon. Além disso, a Intel planeja comprar a maior parte das máquinas produzidas este ano. Sabe-se que os desenvolvedores planejam usar a litografia High-NA em larga escala no processo 14A, que deverá ver a luz do dia em 2026 ou 2027 (se tudo correr conforme o planejado).
Simultaneamente, Samsung e a TSMC não têm pressa, duvidando do sentido económico de utilizar este equipamento até à implementação do processo de 1 nm, ou seja, até cerca de 2030. Em vez disso, eles pretendem extrair o melhor das máquinas EUV que já possuem com vários truques e melhorias de processo que se enquadram no fator k1.
Também interessante: Como Taiwan, China e Estados Unidos lutam pelo domínio tecnológico: a grande guerra dos chips
Mudar para 3D
Agora estamos começando a entrar na zona de um futuro incerto, de trabalhos de pesquisa e suposições gerais, e não de planos concretos. No entanto, a comunidade é unânime em afirmar que chegará um momento em que os transistores precisarão ser empilhados uns sobre os outros, à medida que a escala X e Y praticamente atingir seu limite. Atualmente, os transistores tipo P e tipo N são colocados um ao lado do outro. O objetivo é empilhar transistores do tipo N sobre transistores do tipo P, criando assim “sanduíches” de transistores chamados CFETs (FETs complementares). Dois métodos principais para se conseguir tal projeto estão sendo estudados: monolítico, em que toda a estrutura é construída em uma placa, e sequencial, em que os transistores dos tipos N e P são fabricados em placas separadas que são "coladas" entre si.
Segundo especialistas, o mercado de produção de microprocessadores entrará na terceira dimensão por volta de 2032-2034. Atualmente, sabe-se que a Intel e a TSMC estão trabalhando intensamente nas implementações desta tecnologia, mas Samsung, provavelmente também não está dormindo, porque os benefícios potenciais do uso desta solução são enormes.
Também interessante: Universo: Os objetos espaciais mais incomuns
Transição para "duas dimensões"
Outro problema que os líderes mundiais na fabricação de microcircuitos estão tentando enfrentar é que há uma escassez banal de silício. Este elemento nos serviu fielmente por várias décadas, mas sua quantidade limitada está começando a impossibilitar a fabricação de transistores menores e mais rápidos. Portanto, pesquisas sobre os chamados materiais bidimensionais que poderiam substituir o silício no canal do transistor estão em andamento em todo o mundo. São materiais cuja espessura pode ser de vários ou apenas um átomo, e proporcionam mobilidade de carga elétrica, o que não está disponível para semicondutores de silício desta espessura.
O material bidimensional mais famoso é o grafeno. Embora a sua utilização na produção de chips ainda esteja a ser explorada, devido à falta de uma lacuna energética natural, é duvidoso que alguma vez venha a ser utilizada à escala industrial para a produção de semicondutores. Porém, pesquisas utilizando compostos TMD (Dichalcogenetos de Metais de Transição - compostos de metais de transição do bloco d da tabela periódica e calcogênios do 16º grupo da tabela periódica), como MoS 2 e WSe 2, conduzidos pela Intel e TSMC, parecem bastante promissores. Poderemos ver as suas consequências na próxima década.
Leia também:
- Microchips de grafeno tornarão os telefones mais rápidos e fáceis
- Sobre computadores quânticos em palavras simples
Tempos interessantes estão por vir
Resumindo, observo que os próximos anos serão repletos de inovações e revoluções no campo da produção de semicondutores. As inovações acima descritas nem esgotam o assunto, pois não mencionamos nada sobre litografia computacional, nem sobre o desenvolvimento de chips, nem sobre a potencial transição para a base do processador Glass. Também não falamos sobre progresso na produção de memória.
Todos sabem que tais pontos de viragem são ideais para compensar o atraso tecnológico, pois existe uma grande probabilidade de os concorrentes falharem. A Intel até apostou todo o futuro da empresa na capacidade de oferecer a próxima inovação em semicondutores mais rapidamente do que a concorrência. O governo dos EUA também está muito interessado em trazer de volta a produção de chips de última geração para a América do Norte, razão pela qual está investindo bilhões de dólares no desenvolvimento da Intel. No entanto, os subsídios aos chips não são apenas uma área de interesse dos americanos. Na Coreia e em Taiwan, os governos também oferecem preferências generosas Samsung e TSMC, porque sabem o quão importante é o período futuro e o quanto o futuro destes países depende das novas tecnologias. Entre outras coisas, porque têm por trás a China, que também investe enormes quantias em pesquisa, desenvolvimento e desenvolvimento da produção de semicondutores, mas isso já é assunto para outro artigo.
Leia também: