Uvádza sa, že továreň, kde sa budú čipy vyrábať 2 nm procesom, môže stáť asi 28 miliárd dolárov V skutočnosti budú náklady na celý proces vývoja a výroby 2 nm linky vyššie, keďže nástroje bude zložitejšia a potrební špecialisti budú drahší. Nástroje môžu byť jedinou záchranou A OD s umelou inteligenciou, ktorá dokáže optimalizovať procesy a pomáha znižovať náklady.
Podľa poradenskej firmy IBS by továreň na 2nm polovodiče s kapacitou 50 28 doštičiek za mesiac (WSPM) stála približne 8 miliárd USD. To je o 3 miliárd USD viac ako náklady na XNUMXnm továreň a je to len jeden príklad exponenciálneho rastu. možno očakávať, keď priemysel prechádza na ďalšiu generáciu čipov.
Aby sme boli presní, náklady na 2nm čipy sa v porovnaní s 50nm procesormi zvýšia približne o 3 %, čo znamená, že spoločnosti ako Apple, bude musieť minúť 30 300 dolárov na opracovanie jedného 2 mm plátku v procese TSMC NXNUMX, keď bude v priebehu niekoľkých nasledujúcich rokov uvedený do prevádzky.
Možno je v týchto číslach určitý manévrovací priestor, ktorý by potenciálne mohol znížiť očakávané vysoké náklady na inovatívne čipy. Existujú rôzne prístupy, ktoré môžu polovodičové spoločnosti prijať, a rozhodnutia o dizajne, ktoré môžu urobiť vo fáze pred výstavbou, výstavbou a prevádzkou, ktoré zmenia konečné náklady závodu.
Okrem toho však návrh mikroobvodov v technickom procese 2 nm vyžaduje špecializovaných špecialistov, ktorých je v súčasnosti nedostatok. Okrem toho sa zvyšuje používanie fotolitografie, procesu používaného na vytváranie vzorov na povrchu mikroobvodu.
Čím menšie sú prvky na mikroobvode, tým presnejší musí byť proces fotolitografie, čo následne vedie k zvýšeniu nákladov na zariadenia a materiály. Zvýšené náklady na zariadenie preto zahŕňajú zvýšenie počtu litografických nástrojov EUV.
Ale aj IBS uznáva, že za týmito číslami sú nuansy a meniace sa prostredie dizajnu čipov. Spoločnosť tiež poznamenáva, že úloha nástrojov EDA založených na AI sa stáva čoraz dôležitejšou pri navrhovaní IC, zjednodušuje procesy a znižuje náklady automatizáciou zložitých procesov navrhovania a optimalizáciou výkonu IC.
Prečítajte si tiež: