Danes bomo govorili o tranzistorjih prihodnosti in razkrili vse skrivnosti njihovega ustvarjanja. Že danes je jasno, da je pred nami obdobje velikih sprememb v strukturi in načinu proizvodnje čipov, ki jih trg že dolgo ni videl. Največji svetovni umi preživijo neprespane noči in se sprašujejo, kakšno formulo uporabiti, da bi posamezni atomi zaplesali točno tako, kot morajo, in počeli stvari, za katere se zdi, da nasprotujejo zakonom fizike.
To bo tudi obdobje zaostrene konkurence med polprevodniškimi velikani iz ZDA, Koreje in Tajvana. Oni so tisti, ki poskušajo izkoristiti prihajajočo spremembo paradigme, da obnovijo, pridobijo ali okrepijo svoje položaje tehnoloških voditeljev. Kakšne novosti in revolucije nas čakajo? Poskusimo razložiti danes.
Preberite tudi: Kaj je AMD XDNA? Arhitektura, ki poganja AI na procesorjih Ryzen
Spreminjanje geometrije tranzistorjev
Oziroma se bodo njihovi cilji spremenili. Prva novost, ki jo bodo (ali so jo!) predstavili veliki trije proizvajalci polprevodnikov (TSMC, Intel, Samsung), to so tako imenovani GAAFET tranzistorji. To je prva tako večja sprememba v geometriji tranzistorjev od leta 2011, ko je svet ugledal Intelove tranzistorje FinFET. Ne želim se preveč ukvarjati s temo GAAFET, saj to zahteva ločen članek. Tukaj bomo razpravljali le o konceptu, ki stoji za njimi.
Z miniaturizacijo tranzistorjev so inženirji začeli doživljati tako imenovane učinke kratkega kanala. Skratka, ko se je razdalja med odtokom in odtokom tranzistorja krajšala, je postajal problem čedalje večji. To pomeni, da je zaklop začel izgubljati nadzor nad tokom, ki teče skozi kanal. Ducat let je bila rešitev tega problema, kako narediti kanal, ki štrli iz površine silicijeve rezine kot plavut (od tod Fin ali fin v FinFET). To omogoča, da se vrata dotaknejo kanala na treh straneh (ali dveh, če ima rob klinast prerez), kar jim daje večji nadzor nad tokovnim tokom in večjo prilagodljivost pri prilagajanju električnih parametrov tranzistorjev potrebam oblikovanje.
Vendar pa stalno zmanjševanje tranzistorjev pomeni, da to ni več dovolj. Potrebno je bilo, da so vrata začela obkrožati kanal tranzistorja, to je, da je oblikovala tranzistorje GAAFET (GAA je okrajšava za Gate-All-Around). Preprosto povedano, lahko si jih predstavljate kot tranzistorje FinFET, nameščene na eni strani, saj imajo tranzistorji FinFET pogosto dva ali tri robove. Je kot večplastni sendvič, v katerem so kanali v obliki cevi ali plošč, ki se nahajajo drug nad drugim, ločeni s plastmi izolatorja in vrat. Čeprav je ta koncept znan že vrsto let in uporablja obstoječo opremo in procese, njegova implementacija ni trivialna. Težava je v tem, da na neki stopnji naslednji sloji kanala visijo v zraku, podprti le z začasnim "stebrom". Hkrati je treba njihov spodnji del enakomerno prekriti s plastjo dielektrika debeline enega samega atoma, nato pa previdno zapolniti vse prazne prostore z materialom.
Dejstvo, da GAAFET niso trivialni, je poudarjeno s situacijo z Samsung. Od leta 2022 ima korejski portfelj postopek s tranzistorji MBCFET (tržno ime Samsung za implementacijo GAAFET tranzistorjev). V praksi pa je to tipična pirova zmaga v dirki. Dejstvo je, da je odstotek popolnoma delujočih čipov, pridobljenih z njim, tako nizek, da ga skoraj nihče noče uporabljati v proizvodnji (tudi ... Samsung za vaš Exynos). Vemo le, da se uporablja za proizvodnjo majhnih in razmeroma preprostih čipov za rudarje kriptovalut. Šele druga generacija tega procesa, ki bo na voljo leta 2024, imenovana 3GAP (čeprav nekateri viri pravijo, da bi se lahko preimenovala v proces razreda 2nm), naj bi se uporabljala širše.
Tranzistorji GAAFET (Intel svojo izvedbo imenuje RibbonFET) naj bi bili letos dostavljeni Intelovim tovarnam kot del Intelovih procesov 20A in 18A, ki se bodo uporabljali za izdelavo komponent za sistema Arrow Lake in Lunar Lake. Vendar pa različne govorice v industriji kažejo, da bi lahko bil začetni obseg proizvodnje omejen.
Kaj pa TSMC? Tajvansko podjetje namerava uporabiti tranzistorje GAAFET v svojem procesu N2, ki naj bi bil v celoti pripravljen šele leta 2025. Teoretično kasneje kot v Samsung in Intel, toda ko TSMC govori o določenem procesu, to običajno pomeni biti pripravljen nekaj izdelati Apple і Nvidia, zato je lahko v praksi razlika precej manjša.
Preberite tudi: Vse o čipu Neuralink Telepathy: kaj je in kako deluje
Spreminjanje načina napajanja tranzistorjev
Druga novost, ki nas čaka, je povezana s tem, kako se bodo napajali tranzistorji v mikrovezjih. Trenutno proces izdelave mikroprocesorja poteka po plasteh od spodaj navzgor. Spodaj so vgrajeni tranzistorji, nad njimi povezovalna omrežja in nato napajalni kabli. Običajno je od deset do več kot dvajset plasti in višja kot je plast, večji so njeni elementi.
V naslednjih nekaj letih bo standard, da se po izdelavi stikov med tranzistorji silicijeva rezina obrne, stanjša, na drugi, polirani strani rezine pa se ustvarijo poti moči. To pomeni, da bodo tranzistorji kot pleskavica v burgerju, ne osnova torte.
Kako zelo bo zakompliciral proces izdelave čipov, je težko ugibati, a po prvih poskusih postopek BSPDN (Back Side Power Delivery Network) prinaša številne prednosti. Prvič, zahvaljujoč temu pristopu lahko tranzistorje postavimo bližje drug drugemu. Drugič, skupno število plasti bo manjše. Tretjič, povezave od najvišjega nivoja napajanja do tranzistorja bodo krajše. To pa pomeni manjšo izgubo energije in možnost znižanja napajalne napetosti. Natančni načini implementacije te rešitve se lahko razlikujejo glede na kompleksnost in potencialne koristi, vendar vsi glavni igralci na trgu pravijo, da je igra vsekakor vredna sveče.
Kasneje letos bomo BSPDN prvič videli v akciji v Intel Process 20A (Intel svojo izvedbo imenuje PowerVia). Intel se za ta hiter razvoj zahvaljuje dejstvu, da že nekaj časa dela na tej tehnologiji, ne glede na delo na spreminjanju geometrije tranzistorjev in uporabo novejših strojev. To pomeni, da ga bo lahko vključila v skoraj vsak prihodnji proces.
Samsung še ni zagotovil uradnih informacij o tem, kdaj bo začel uporabljati svojo različico postopka povratnih informacij BSPDN. Novosti ni veliko, vemo pa, da Intel že eksperimentira s to rešitvijo. In govorice v industriji govorijo o možnosti njegove implementacije v procesu SF2, načrtovanem za leto 2025, ali v naslednjem, ki je načrtovan za leto 2027.
Tudi TSMC si na tem področju vzame čas in sporoča, da čeprav prvi poskusi prinašajo dobre rezultate, namerava BSPDN uvesti v proces N2P, ki naj bi bil implementiran šele na prelomu leta 2026 in 2027.
Preberite tudi: Teleportacija z znanstvenega vidika in njena prihodnost
Menjava strojev za osvetljevanje plošč
Noben resen pogovor o proizvodnji mikroprocesorjev ni popoln brez omembe Rayleighovega kriterija. V primeru litografije, torej postopka osvetljevanja silicijevih rezin, je to v obliki naslednje formule:
CD = k1 • λ / NA.
Preprosto povedano, to pomeni, da je velikost najmanjšega elementa, ki ga lahko ustvari svetloba na površini silicijeve rezine, odvisna od treh števil:
k1 brezdimenzijski koeficient v praksi, ki kaže učinkovitost procesa;
λ je valovna dolžina svetlobe, ki osvetli ploščo;
NA je numerična apertura optičnega sistema.
Dolga leta je bil glavni način za povečanje gostote pakiranja tranzistorjev uporaba svetlobe z vse krajšimi valovnimi dolžinami. Začeli smo na ravni nekaj sto nanometrov in smo lahko razmeroma hitro prešli na uporabo svetlobe pri valovni dolžini 193 nm, na kateri je svet polprevodnikov obtičal veliko dlje, kot je želel. Po letih raziskav, zamud in porabljenih milijard dolarjev so UV-litografski stroji ASML leta 2019 končno prišli na trg. Uporabljajo ultravijolično svetlobo (EUV) z valovno dolžino približno 13,5 nm in se zdaj uporabljajo v vseh naprednih obratih za proizvodnjo čipov. Vendar je to verjetno zadnjič, da je bil λ v zgornji formuli uspešno zmanjšan.
Zato se boste morali poigrati s spremembo NA. NA si lahko predstavljate kot zaslonko objektiva fotoaparata. To brezdimenzionalno število določa, koliko svetlobe zbere optični sistem. V primeru litografskih strojev to pomeni (glede na zgornjo formulo), da če želimo izdelovati vse manjše in manjše elemente, višji mora biti NA. Stroji ASML, ki so trenutno v uporabi, imajo NA 0,33. Naslednji korak so stroji z visoko numerično aperturo optičnega sistema, ki imajo NA 0,55.
Sliši se preprosto, a v tem poslu nič ni preprosto. To najbolje ponazarja dejstvo, da so stroji High-NA veliko večji in več kot dvakrat dražji od svojih predhodnikov (približno 400 milijonov USD v primerjavi s približno 150 milijoni USD), hkrati pa imajo manjšo zmogljivost. Čeprav vsi vedo, da je to prihodnost proizvodnje najnaprednejših procesorjev, se pogosto dojema kot oblika nujnega zla.
Intel je bil najhitrejši pri uporabi strojev EUV High-NA. Ameriško podjetje je že kupilo prvi razpoložljivi stroj te vrste, ki je trenutno nameščen v eni izmed tovarn podjetja v Oregonu. Prav tako Intel načrtuje nakup večine proizvedenih strojev letos. Znano je, da nameravajo razvijalci uporabiti High-NA litografijo v velikem obsegu v procesu 14A, ki naj bi ugledal luč sveta leta 2026 ali 2027 (če bo šlo vse po načrtih).
hkrati, Samsung in TSMC se ne mudi, saj dvomijo v ekonomsko smiselnost uporabe te opreme do uvedbe 1-nm procesa, to je približno do leta 2030. Namesto tega nameravajo z različnimi triki in izboljšavami procesov, ki sodijo pod okrilje faktorja k1, iz EUV strojev, ki jih že imajo, iztisniti najboljše.
Zanimivo tudi: Kako se Tajvan, Kitajska in ZDA borijo za tehnološko prevlado: velika vojna čipov
Preklopite na 3D
Zdaj se začenjamo premikati v cono negotove prihodnosti, raziskovalnih del in splošnih predpostavk, ne konkretnih načrtov. Vendar pa je skupnost precej enotna, da bo prišel čas, ko bo treba tranzistorje nalagati enega na drugega, saj skaliranje X in Y praktično doseže svojo mejo. Trenutno so tranzistorji tipa P in N postavljeni drug poleg drugega. Cilj je zložiti tranzistorje tipa N na tranzistorje tipa P in tako ustvariti "sendviče" tranzistorjev, imenovane CFET (komplementarni FET). Preučujeta se dve glavni metodi za doseganje takšne zasnove: monolitna, pri kateri je celotna struktura zgrajena na eni plošči, in zaporedna, pri kateri so tranzistorji tipa N in P izdelani na ločenih ploščah, ki so "zlepljene" skupaj.
Po mnenju strokovnjakov bo trg za proizvodnjo mikroprocesorjev vstopil v tretjo dimenzijo okoli leta 2032-2034. Trenutno je znano, da Intel in TSMC intenzivno delata na svojih implementacijah te tehnologije, vendar Samsung, verjetno tudi ne spi, saj so potencialne koristi uporabe te rešitve ogromne.
Zanimivo tudi: Vesolje: najbolj nenavadni vesoljski objekti
Prehod v "dve dimenziji"
Druga težava, s katero se poskušajo spopasti vodilni v svetu proizvodnje mikrovezij, je banalno pomanjkanje silicija. Ta element nam zvesto služi že nekaj desetletij, vendar njegova omejena količina začenja onemogočati nadaljnjo proizvodnjo manjših in hitrejših tranzistorjev. Zato po vsem svetu potekajo raziskave tako imenovanih dvodimenzionalnih materialov, ki bi lahko nadomestili silicij v kanalu tranzistorja. To so materiali, katerih debelina je lahko več ali le en atom in zagotavljajo mobilnost električnega naboja, ki je pri silicijevih polprevodnikih te debeline ni.
Najbolj znan dvodimenzionalni material je grafen. Čeprav se njegova uporaba v proizvodnji čipov še raziskuje, je zaradi pomanjkanja naravne energetske vrzeli dvomljivo, ali se bo kdaj uporabljala v industrijskem obsegu za proizvodnjo polprevodnikov. Raziskave z uporabo spojin TMD (Transition Metal Dichalcogenides - spojine prehodnih kovin bloka d periodnega sistema in halkogenov 16. skupine periodnega sistema), kot npr. MoS 2 in WSe 2, ki ju izvajata Intel in TSMC, izgledata precej obetavna. Njihove posledice bomo lahko videli v naslednjem desetletju.
Preberite tudi:
- Grafenski mikročipi bodo naredili telefone hitrejše in enostavnejše
- O kvantnih računalnikih z enostavnimi besedami
Pred nami so zanimivi časi
Če povzamem, ugotavljam, da bodo prihodnja leta polna inovacij in revolucij na področju proizvodnje polprevodnikov. Z zgoraj opisanimi novostmi tema niti ni izčrpana, saj nismo nič omenili ne računalniške litografije, ne razvoja čipletov, ne morebitnega prehoda na procesorsko osnovo Glass. Prav tako nismo govorili o napredku v proizvodnji spomina.
Vsi vedo, da so takšne prelomnice idealne za dohitevanje tehnološkega zaostanka, saj obstaja velika verjetnost, da bodo konkurenti neuspešni. Intel je celo zastavil celotno prihodnost podjetja, da bo lahko ponudilo naslednjo polprevodniško inovacijo hitreje od konkurence. Tudi ameriška vlada je zelo zainteresirana za vrnitev proizvodnje najsodobnejših čipov v Severno Ameriko, zato v Intelov razvoj vlaga več milijard dolarjev. Vendar pa subvencije za čipe niso le področje zanimanja Američanov. V Koreji in Tajvanu vlade prav tako zagotavljajo velikodušne preference Samsung in TSMC, saj vedo, kako pomembno je prihodnje obdobje in koliko je prihodnost teh držav odvisna od novih tehnologij. Med drugim zato, ker imajo za seboj Kitajsko, ki prav tako ogromno vlaga v raziskave, razvoj in razvoj proizvodnje polprevodnikov, a to je že tema za drug članek.
Preberite tudi: