วันนี้เราจะมาพูดถึงทรานซิสเตอร์แห่งอนาคตและเปิดเผยความลับทั้งหมดของการสร้างสรรค์ ทุกวันนี้เป็นที่ชัดเจนแล้วว่าเรากำลังเผชิญกับช่วงเวลาของการเปลี่ยนแปลงครั้งใหญ่ในโครงสร้างและวิธีการผลิตชิป ซึ่งตลาดไม่ได้เห็นมานานแล้ว ผู้มีจิตใจที่ยิ่งใหญ่ที่สุดในโลกใช้เวลาทั้งคืนนอนไม่หลับโดยสงสัยว่าจะใช้สูตรอะไรในการทำให้อะตอมแต่ละตัวเต้นในแบบที่ต้องการ และทำสิ่งต่าง ๆ ที่ดูเหมือนจะท้าทายกฎแห่งฟิสิกส์
มันจะเป็นช่วงเวลาแห่งการแข่งขันที่เข้มข้นขึ้นระหว่างยักษ์ใหญ่ด้านเซมิคอนดักเตอร์จากสหรัฐอเมริกา เกาหลี และไต้หวัน พวกเขาคือผู้ที่พยายามใช้ประโยชน์จากการเปลี่ยนแปลงกระบวนทัศน์ที่กำลังจะเกิดขึ้นเพื่อฟื้นฟู เพิ่มหรือเสริมความแข็งแกร่งให้กับตำแหน่งของตนในฐานะผู้นำทางเทคโนโลยี นวัตกรรมและการปฏิวัติอะไรรอเราอยู่? วันนี้เราลองมาอธิบายกัน
ยังอ่าน: เอเอ็มดี XDNA คืออะไร? สถาปัตยกรรมที่ขับเคลื่อน AI บนโปรเซสเซอร์ Ryzen
การเปลี่ยนรูปทรงของทรานซิสเตอร์
หรือมากกว่านั้นเป้าหมายของพวกเขาจะเปลี่ยนไป นวัตกรรมแรกที่ (หรือเคยเป็น!) จะถูกนำเสนอโดยผู้ผลิตเซมิคอนดักเตอร์รายใหญ่สามราย (TSMC, Intel, Samsung) สิ่งเหล่านี้เรียกว่าทรานซิสเตอร์ GAAFET นี่เป็นการเปลี่ยนแปลงครั้งใหญ่ครั้งแรกในรูปทรงของทรานซิสเตอร์นับตั้งแต่ปี 2011 เมื่อทั่วโลกได้เห็นทรานซิสเตอร์ FinFET ของ Intel ฉันไม่ต้องการพูดถึงเรื่องของ GAAFET มากเกินไป เนื่องจากต้องมีบทความแยกต่างหาก ที่นี่เราจะพูดถึงเฉพาะแนวคิดเบื้องหลังเท่านั้น
ด้วยการย่อขนาดของทรานซิสเตอร์ วิศวกรเริ่มสัมผัสกับสิ่งที่เรียกว่าเอฟเฟกต์ช่องสัญญาณสั้น กล่าวโดยสรุป เมื่อระยะห่างระหว่างท่อระบายและท่อระบายของทรานซิสเตอร์สั้นลง ปัญหาก็ใหญ่ขึ้นเรื่อยๆ นั่นคือชัตเตอร์เริ่มสูญเสียการควบคุมกระแสที่ไหลผ่านช่องสัญญาณ เป็นเวลาหลายสิบปีที่วิธีแก้ปัญหานี้คือวิธีทำให้ช่องยื่นออกมาจากพื้นผิวของแผ่นเวเฟอร์ซิลิคอนเป็นครีบ (ดังนั้น Fin หรือครีบใน FinFET) ซึ่งช่วยให้เกตสัมผัสกับช่องสัญญาณได้สามด้าน (หรือสองด้านหากขอบมีส่วนตัดขวางรูปลิ่ม) ทำให้สามารถควบคุมการไหลของกระแสได้ดีขึ้น และมีความยืดหยุ่นมากขึ้นในการปรับพารามิเตอร์ทางไฟฟ้าของทรานซิสเตอร์ให้ตรงกับความต้องการของ ออกแบบ.
อย่างไรก็ตาม การลดลงอย่างต่อเนื่องของทรานซิสเตอร์หมายความว่าไม่เพียงพออีกต่อไป จำเป็นที่เกตจะต้องเริ่มล้อมรอบช่องทรานซิสเตอร์นั่นคือมันสร้างทรานซิสเตอร์ GAAFET (GAA เป็นตัวย่อของ Gate-All-Around) พูดง่ายๆ ก็คือ คุณสามารถมองพวกมันว่าเป็นทรานซิสเตอร์ FinFET ที่วางอยู่ด้านเดียว เนื่องจากทรานซิสเตอร์ FinFET มักจะมีขอบสองหรือสามขอบ มันเหมือนกับแซนวิชหลายชั้นซึ่งช่องในรูปแบบของท่อหรือแผ่นซึ่งอยู่เหนืออีกช่องหนึ่งจะถูกคั่นด้วยชั้นฉนวนและประตู แม้ว่าแนวคิดนี้จะเป็นที่รู้จักมาหลายปีแล้วและใช้เครื่องมือและกระบวนการที่มีอยู่ แต่การนำไปปฏิบัติก็ไม่ใช่เรื่องเล็กน้อย ปัญหาคือในบางขั้นตอนชั้นต่อมาของช่องจะแขวนอยู่ในอากาศโดยได้รับการสนับสนุนจาก "เสา" ชั่วคราวเท่านั้น ในเวลาเดียวกันส่วนล่างควรถูกปกคลุมด้วยชั้นอิเล็กทริกที่มีความหนาของอะตอมเดียวอย่างสม่ำเสมอจากนั้นจึงเติมวัสดุว่างทั้งหมดลงในช่องว่างอย่างระมัดระวัง
ความจริงที่ว่า GAAFET ไม่ได้เป็นเรื่องเล็กน้อยนั้นถูกเน้นโดยสถานการณ์ด้วย Samsung. ตั้งแต่ปี 2022 เป็นต้นมา ผลงานของเกาหลีมีกระบวนการที่ใช้ทรานซิสเตอร์ MBCFET (ชื่อทางการตลาด Samsung เพื่อใช้ทรานซิสเตอร์ GAAFET) อย่างไรก็ตาม ในทางปฏิบัติ นี่เป็นชัยชนะที่ร้อนแรงในการแข่งขัน ความจริงก็คือเปอร์เซ็นต์ของชิปที่ทำงานได้อย่างสมบูรณ์ที่ได้รับจากการใช้งานนั้นต่ำมากจนแทบไม่มีใครอยากใช้มันในการผลิต (แม้แต่... Samsung สำหรับ Exynos ของคุณ) สิ่งที่เรารู้ก็คือมันถูกใช้เพื่อผลิตชิปขนาดเล็กและค่อนข้างง่ายสำหรับนักขุดสกุลเงินดิจิทัล เฉพาะกระบวนการรุ่นที่สองซึ่งจะวางจำหน่ายในปี 2024 ที่เรียกว่า 3GAP (แม้ว่าบางแหล่งบอกว่าสามารถเปลี่ยนชื่อเป็นกระบวนการคลาส 2 นาโนเมตรได้) ก็คาดว่าจะมีการใช้กันอย่างแพร่หลายมากขึ้น
ทรานซิสเตอร์ GAAFET (Intel เรียกว่าการใช้งาน RibbonFET) ควรส่งมอบให้กับโรงงานของ Intel ในปีนี้ โดยเป็นส่วนหนึ่งของกระบวนการ 20A และ 18A ของ Intel ซึ่งจะใช้ในการผลิตส่วนประกอบสำหรับระบบ Arrow Lake และ Lunar Lake อย่างไรก็ตาม ข่าวลือในอุตสาหกรรมต่างๆ ชี้ให้เห็นว่าขนาดการผลิตเริ่มแรกอาจมีจำกัด
แล้วทีเอสเอ็มซีล่ะ? บริษัทไต้หวันวางแผนที่จะใช้ทรานซิสเตอร์ GAAFET ในกระบวนการ N2 ซึ่งคาดว่าจะไม่พร้อมใช้งานอย่างสมบูรณ์จนกว่าจะถึงปี 2025 ตามทฤษฎีแล้วช้ากว่าใน Samsung และ Intel แต่เมื่อ TSMC พูดถึงการมีกระบวนการบางอย่าง ก็มักจะหมายถึงการพร้อมที่จะผลิตบางสิ่งบางอย่างเพื่อ Apple і Nvidiaดังนั้นในทางปฏิบัติความแตกต่างอาจมีน้อยกว่ามาก
อ่าน: ทุกอย่างเกี่ยวกับชิป Neuralink Telepathy: คืออะไรและทำงานอย่างไร
การเปลี่ยนวิธีการขับเคลื่อนของทรานซิสเตอร์
นวัตกรรมที่สองที่รอเราอยู่นั้นเกี่ยวข้องกับวิธีการขับเคลื่อนทรานซิสเตอร์ในไมโครวงจร ปัจจุบันกระบวนการผลิตไมโครโปรเซสเซอร์เกิดขึ้นเป็นชั้นๆ จากล่างขึ้นบน ทรานซิสเตอร์ถูกสร้างขึ้นด้านล่าง จากนั้นเครือข่ายการเชื่อมต่อจะถูกสร้างขึ้นเหนือทรานซิสเตอร์ ตามด้วยสายไฟ โดยทั่วไปจะมีสิบถึงมากกว่ายี่สิบชั้น และยิ่งชั้นสูง องค์ประกอบก็จะยิ่งใหญ่ขึ้น
ในอีกไม่กี่ปีข้างหน้า มาตรฐานจะเป็นว่าหลังจากทำการเชื่อมต่อระหว่างทรานซิสเตอร์แล้ว แผ่นเวเฟอร์ซิลิคอนจะถูกพลิก ทำให้บางลง และเส้นทางส่งกำลังจะถูกสร้างขึ้นที่อีกด้านที่สวยงามของแผ่นเวเฟอร์ ซึ่งหมายความว่าทรานซิสเตอร์จะมีลักษณะเหมือนขนมพายในเบอร์เกอร์ ไม่ใช่ฐานของเค้ก
เป็นเรื่องง่ายที่จะคาดเดาได้ว่าขั้นตอนการผลิตชิปจะซับซ้อนเพียงใด แต่จากการทดลองครั้งแรก กระบวนการ BSPDN (Back Side Power Delivery Network) นำมาซึ่งข้อดีหลายประการ ประการแรก ด้วยวิธีนี้ จึงสามารถวางทรานซิสเตอร์ให้ชิดกันมากขึ้นได้ ประการที่สอง จำนวนชั้นทั้งหมดจะน้อยลง ประการที่สาม การเชื่อมต่อจากระดับสูงสุดของแหล่งจ่ายไฟไปยังทรานซิสเตอร์จะสั้นลง ซึ่งหมายถึงการสูญเสียพลังงานน้อยลงและความเป็นไปได้ในการลดแรงดันไฟฟ้า วิธีที่แน่นอนในการใช้โซลูชันนี้อาจแตกต่างกันไปตามความซับซ้อนและผลประโยชน์ที่อาจเกิดขึ้น แต่ผู้เล่นหลักทุกคนในตลาดกล่าวว่าเกมนี้คุ้มค่ากับเทียนอย่างแน่นอน
ปลายปีนี้ เราจะได้เห็นการทำงานของ BSPDN เป็นครั้งแรกใน Intel Process 20A (Intel เรียกการใช้งาน PowerVia) Intel เป็นหนี้การพัฒนาอย่างรวดเร็วนี้เนื่องจากได้พัฒนาเทคโนโลยีนี้มาระยะหนึ่งแล้ว โดยไม่คำนึงถึงงานเกี่ยวกับการเปลี่ยนแปลงรูปทรงของทรานซิสเตอร์และการใช้เครื่องจักรรุ่นใหม่ ซึ่งหมายความว่าเธอจะสามารถบูรณาการเข้ากับกระบวนการเกือบทั้งหมดในอนาคตได้
Samsung ยังไม่ได้ให้ข้อมูลอย่างเป็นทางการว่าจะเริ่มใช้กระบวนการตอบรับเวอร์ชัน BSPDN เมื่อใด ไม่มีข่าวมากนัก แต่เรารู้ว่า Intel กำลังทดลองใช้โซลูชันนี้อยู่แล้ว และข่าวลือทางอุตสาหกรรมพูดถึงความเป็นไปได้ของการดำเนินการในกระบวนการ SF2 ที่วางแผนไว้สำหรับปี 2025 หรือในกระบวนการถัดไปซึ่งวางแผนไว้สำหรับปี 2027
TSMC ยังสละเวลาในด้านนี้ด้วย และรายงานว่าแม้ว่าการทดลองครั้งแรกจะให้ผลลัพธ์ที่ดี แต่ก็ตั้งใจที่จะแนะนำ BSPDN เข้าสู่กระบวนการ N2P ซึ่งมีการวางแผนสำหรับการดำเนินการในช่วงเปลี่ยนปี 2026 และ 2027 เท่านั้น
อ่าน: เทเลพอร์ตจากมุมมองทางวิทยาศาสตร์และอนาคต
การเปลี่ยนเครื่องฉายเพลท
การสนทนาอย่างจริงจังเกี่ยวกับการผลิตไมโครโปรเซสเซอร์จะไม่สมบูรณ์หากไม่ได้กล่าวถึงเกณฑ์ของ Rayleigh ในกรณีของการพิมพ์หิน นั่นคือ กระบวนการเปิดเผยเวเฟอร์ซิลิคอน จะมีรูปแบบของสูตรต่อไปนี้:
ซีดี = k1 • แลม / NA
พูดง่ายๆ ก็คือ ขนาดขององค์ประกอบที่เล็กที่สุดที่สามารถสร้างขึ้นได้ด้วยแสงบนพื้นผิวของแผ่นเวเฟอร์ซิลิคอนจะขึ้นอยู่กับตัวเลขสามตัว:
k1 เป็นค่าสัมประสิทธิ์ไร้มิติในทางปฏิบัติที่บ่งบอกถึงประสิทธิภาพของกระบวนการ
แลมคือความยาวคลื่นของแสงที่ส่องสว่างแผ่น;
NA คือรูรับแสงตัวเลขของระบบออปติคอล
หลายปีที่ผ่านมา วิธีหลักในการเพิ่มความหนาแน่นของการอัดตัวของทรานซิสเตอร์คือการใช้แสงที่มีความยาวคลื่นสั้นลงมากขึ้น เราเริ่มต้นที่ระดับไม่กี่ร้อยนาโนเมตร และสามารถเคลื่อนที่ได้ค่อนข้างเร็วเพื่อใช้แสงที่ความยาวคลื่น 193 นาโนเมตร ซึ่งโลกของเซมิคอนดักเตอร์ติดอยู่นานกว่าที่มันต้องการมาก หลังจากการวิจัยหลายปี ความล่าช้าและการใช้จ่ายหลายพันล้านดอลลาร์ ในปี 2019 เครื่องพิมพ์หิน UV ของ ASML ก็ออกสู่ตลาดในที่สุด ใช้แสงอัลตราไวโอเลต (EUV) ที่มีความยาวคลื่นประมาณ 13,5 นาโนเมตร และปัจจุบันใช้ในโรงงานผลิตชิปขั้นสูงทุกแห่ง อย่างไรก็ตาม นี่อาจเป็นครั้งสุดท้ายที่ แล ลดลงสำเร็จในสูตรข้างต้น
นั่นเป็นเหตุผลที่คุณจะต้องลองเปลี่ยน NA คุณสามารถมอง NA เป็นรูรับแสงของเลนส์กล้องได้ ตัวเลขไร้มิตินี้จะกำหนดปริมาณแสงที่ระบบออพติคอลรวบรวม ในกรณีของเครื่องจักรการพิมพ์หิน หมายความว่า (ตามสูตรข้างต้น) หากเราต้องการสร้างคุณสมบัติที่เล็กลงเรื่อยๆ ค่า NA ก็ควรจะสูงตามไปด้วย เครื่อง ASML ที่ใช้งานอยู่ในปัจจุบันมี NA เท่ากับ 0,33 ขั้นตอนต่อไปคือเครื่องจักรที่มีรูรับแสงตัวเลขสูงของระบบออพติคัล ซึ่งมี NA อยู่ที่ 0,55
ฟังดูง่าย แต่ไม่มีอะไรง่ายในธุรกิจนี้ สิ่งนี้แสดงให้เห็นได้ดีที่สุดจากข้อเท็จจริงที่ว่าเครื่องจักร High-NA มีขนาดใหญ่กว่ามากและมีราคาแพงกว่ารุ่นก่อนกว่าสองเท่า (ประมาณ 400 ล้านเหรียญสหรัฐ เทียบกับประมาณ 150 ล้านเหรียญสหรัฐ) ในขณะที่ยังมีปริมาณงานน้อยกว่าอีกด้วย ดังนั้นในขณะที่ทุกคนรู้ว่านี่คืออนาคตของการผลิตโปรเซสเซอร์ที่ทันสมัยที่สุด แต่ก็มักจะถูกมองว่าเป็นรูปแบบหนึ่งของความชั่วร้ายที่จำเป็น
Intel เป็นเครื่องที่เร็วที่สุดในการใช้ EUV High-NA บริษัทอเมริกันรายนี้ได้ซื้อเครื่องจักรประเภทนี้เครื่องแรกที่มีอยู่แล้ว ซึ่งขณะนี้กำลังติดตั้งที่โรงงานแห่งหนึ่งของบริษัทในรัฐโอเรกอน นอกจากนี้ Intel วางแผนที่จะซื้อเครื่องจักรส่วนใหญ่ที่ผลิตในปีนี้ เป็นที่ทราบกันดีว่านักพัฒนาวางแผนที่จะใช้การพิมพ์หิน High-NA ในขนาดใหญ่ในกระบวนการ 14A ซึ่งคาดว่าจะเห็นแสงสว่างของวันในปี 2026 หรือ 2027 (หากทุกอย่างเป็นไปตามแผน)
พร้อมกันนั้น Samsung และ TSMC ก็ไม่รีบร้อน โดยสงสัยถึงความรู้สึกทางเศรษฐกิจของการใช้อุปกรณ์นี้จนกว่าจะมีการใช้กระบวนการ 1 นาโนเมตร นั่นคือจนถึงประมาณปี 2030 แต่พวกเขาตั้งใจที่จะบีบสิ่งที่ดีที่สุดจากเครื่องจักร EUV ที่พวกเขามีอยู่แล้วด้วยเทคนิคต่างๆ และการปรับปรุงกระบวนการที่อยู่ภายใต้ปัจจัย k1
ที่น่าสนใจเช่นกัน: ไต้หวัน จีน และสหรัฐฯ ต่อสู้เพื่อครอบงำทางเทคโนโลยีอย่างไร: สงครามชิปครั้งใหญ่
เปลี่ยนเป็น 3D
ตอนนี้เรากำลังเริ่มเข้าสู่โซนของอนาคตที่ไม่แน่นอน งานวิจัย และสมมติฐานทั่วไป ไม่ใช่แผนที่เป็นรูปธรรม อย่างไรก็ตาม ชุมชนมีมติเป็นเอกฉันท์ว่าจะต้องมีเวลาที่ทรานซิสเตอร์จะต้องซ้อนกันทับกัน เนื่องจากมาตราส่วน X และ Y ใกล้ถึงขีดจำกัดแล้ว ปัจจุบันทรานซิสเตอร์ชนิด P และชนิด N วางติดกัน เป้าหมายคือการซ้อนทรานซิสเตอร์ชนิด N ไว้ด้านบนของทรานซิสเตอร์ชนิด P ดังนั้นการสร้าง "แซนวิช" ของทรานซิสเตอร์ที่เรียกว่า CFET (FET เสริม) กำลังศึกษาวิธีการหลักสองวิธีในการบรรลุการออกแบบดังกล่าว: เสาหินซึ่งโครงสร้างทั้งหมดถูกสร้างขึ้นบนแผ่นเดียว และแบบต่อเนื่องซึ่งทรานซิสเตอร์ชนิด N และ P ถูกผลิตขึ้นบนแผ่นแยกกันที่ "ติดกาว" เข้าด้วยกัน
ตามที่ผู้เชี่ยวชาญระบุ ตลาดการผลิตไมโครโปรเซสเซอร์จะเข้าสู่มิติที่สามประมาณปี 2032-2034 ปัจจุบันเป็นที่ทราบกันดีว่า Intel และ TSMC กำลังทำงานอย่างเข้มข้นในการนำเทคโนโลยีนี้ไปใช้ Samsungก็คงไม่ได้นอนเช่นกัน เพราะประโยชน์ที่ได้รับจากการใช้โซลูชันนี้นั้นมีมากมาย
ที่น่าสนใจเช่นกัน: จักรวาล: วัตถุอวกาศที่แปลกประหลาดที่สุด
การเปลี่ยนผ่านสู่ "สองมิติ"
ปัญหาอีกประการหนึ่งที่ผู้นำของโลกการผลิตไมโครวงจรพยายามรับมือก็คือมีปัญหาการขาดแคลนซิลิคอนซ้ำซาก องค์ประกอบนี้ให้บริการเราอย่างซื่อสัตย์มานานหลายทศวรรษ แต่ปริมาณที่จำกัดของมันเริ่มทำให้ไม่สามารถผลิตทรานซิสเตอร์ที่มีขนาดเล็กลงและเร็วขึ้นได้อีก ดังนั้นการวิจัยเกี่ยวกับวัสดุสองมิติที่เรียกว่าซึ่งสามารถทดแทนซิลิคอนในช่องทรานซิสเตอร์จึงดำเนินไปทั่วโลก วัสดุเหล่านี้เป็นวัสดุที่มีความหนาได้หลายอะตอมหรือเพียงอะตอมเดียว และช่วยให้ประจุไฟฟ้าเคลื่อนที่ได้ ซึ่งไม่มีในเซมิคอนดักเตอร์ซิลิคอนที่มีความหนาขนาดนี้
วัสดุสองมิติที่มีชื่อเสียงที่สุดคือกราฟีน แม้ว่าการใช้มันในการผลิตชิปยังคงอยู่ในระหว่างการสำรวจ เนื่องจากไม่มีช่องว่างพลังงานตามธรรมชาติ จึงเป็นที่น่าสงสัยว่าจะมีการนำไปใช้ในระดับอุตสาหกรรมสำหรับการผลิตเซมิคอนดักเตอร์หรือไม่ อย่างไรก็ตาม การวิจัยโดยใช้สารประกอบ TMD (Transition Metal Dichalcogenides - สารประกอบของโลหะทรานซิชันของบล็อก d ของตารางธาตุ และ chalcogens ของกลุ่มที่ 16 ของตารางธาตุ) เช่น MoS 2 และ WSe 2 ซึ่งดำเนินการโดย Intel และ TSMC ดูมีแนวโน้มค่อนข้างดี เราจะได้เห็นผลที่ตามมาในทศวรรษหน้า
อ่าน:
เวลาที่น่าสนใจอยู่ข้างหน้า
โดยสรุป ฉันทราบว่าในปีต่อๆ ไปจะเต็มไปด้วยนวัตกรรมและการปฏิวัติในด้านการผลิตเซมิคอนดักเตอร์ นวัตกรรมที่อธิบายไว้ข้างต้นไม่ได้ทำให้หัวข้อหมดไปเพราะเราไม่ได้พูดถึงอะไรเกี่ยวกับการพิมพ์หินของคอมพิวเตอร์หรือการพัฒนาชิปเล็ตหรือเกี่ยวกับการเปลี่ยนไปใช้ฐานโปรเซสเซอร์ Glass ที่อาจเกิดขึ้น เราไม่ได้พูดถึงความก้าวหน้าในการผลิตความทรงจำด้วย
ทุกคนรู้ดีว่าจุดเปลี่ยนดังกล่าวเหมาะอย่างยิ่งสำหรับการติดตามความล่าช้าทางเทคโนโลยี เนื่องจากมีความเป็นไปได้สูงที่คู่แข่งจะล้มเหลว Intel ยังเดิมพันอนาคตทั้งหมดของบริษัทในการนำเสนอนวัตกรรมเซมิคอนดักเตอร์ตัวถัดไปได้เร็วกว่าคู่แข่ง รัฐบาลสหรัฐฯ ยังสนใจอย่างยิ่งที่จะนำการผลิตชิปที่ล้ำสมัยกลับไปยังอเมริกาเหนือ ซึ่งเป็นเหตุผลว่าทำไมรัฐบาลจึงลงทุนหลายพันล้านดอลลาร์ในการพัฒนาของ Intel อย่างไรก็ตาม เงินอุดหนุนชิปไม่ได้เป็นเพียงเรื่องที่น่าสนใจสำหรับชาวอเมริกันเท่านั้น ในเกาหลีและไต้หวัน รัฐบาลก็มีสิทธิพิเศษเช่นกัน Samsung และ TSMC เพราะพวกเขารู้ว่ายุคอนาคตมีความสำคัญแค่ไหน และอนาคตของประเทศเหล่านี้ขึ้นอยู่กับเทคโนโลยีใหม่ๆ มากน้อยเพียงใด เหนือสิ่งอื่นใดเพราะพวกเขาอยู่เบื้องหลังพวกเขาจีนซึ่งลงทุนจำนวนมากในการวิจัยการพัฒนาและพัฒนาการผลิตเซมิคอนดักเตอร์ แต่นี่เป็นหัวข้อสำหรับบทความอื่นแล้ว
อ่าน: