Inihayag ng mga developer ng ARM ang programang Cortex-X Custom (CXC). Kabilang dito ang pakikipagtulungan nang malapit sa mga kasosyo sa programa ng ARM na maaaring hubugin ang panghuling produkto ng CPU upang matugunan ang mga partikular na pangangailangan sa merkado. Sinabi ng ARM na pinapayagan nito ang mga kasosyo sa application na tukuyin ang kanilang sariling mga sukatan ng pagganap sa labas ng "normal na shell ng PPA Cortex-A." Ang processor ng end-user, na idinisenyo at inaalok ng ARM, ay may tatak na ARM Cortex-X. Ang unang processor sa CXC program ay isang ARM Cortex-X1 processor.
Sinasabi ng ARM na ito ang pinakamakapangyarihang Cortex processor hanggang ngayon. Nagbibigay ito ng 30% peak performance improvement sa kasalukuyang Cortex-A77. Sinasabing naghahatid ito ng "peak performance" para sa mga susunod na henerasyong solusyong nakasentro sa gumagamit.
Ito ay dapat na maghatid ng nangungunang pagganap para sa mga smartphone at malalaking screen na aparato, ngunit sa pamamagitan ng mga numero, ang Cortex-X1 ay hindi pa rin tumutugma sa Apple A14, kung saan ito makikipagkumpitensya. Gayunpaman, maaari itong ihambing sa Apple A13 ng 2019.
Sinasabi ng ARM na ang pangunahing merkado para sa mga solusyon sa Cortex-X1 ay mga smartphone at bagong form factor (mga sopistikadong telepono at malalaking multi-screen na device).
Sa arkitektura ng Cortex-X1, nagiging mas kawili-wili ang mga bagay. Mayroon itong maraming micro-architectural update na nagbibigay ng maximum na performance gains. Ang Cortex-A76, na inihayag noong 2018, ay tumaas ang lapad ng pag-decode ng pagtuturo sa 4, kumpara sa 3 sa Cortex-A75, na tumaas naman mula sa 2 sa Cortex-A73. Gayunpaman, pinili ng Cortex-A77 na panatilihing pare-pareho ang lapad ng pag-decode sa 4. Chips Apple ang A-series ay malaki at malawak, dahil ang lahat ng A-series chips na nagsisimula sa A11 ay may decode width na 7, na mas malawak kaysa sa mga desktop architecture. Lumapit ng isang hakbang si ARM Apple gamit ang Cortex-X1, dahil ang bandwidth ng pag-decode ay nadagdagan ng 25% - hanggang sa 5 command bawat cycle.
Higit pa rito, iniulat ng ARM na ang throughput ng cache ng MOP ay nadagdagan ng 33% hanggang 8 MOP bawat cycle. Sa mga tuntunin ng mga laki ng cache, sinusuportahan ng X1 ang 64KB ng L1 at hanggang 1MB ng L2 cache, habang ang DynamIQ cluster ay na-upgrade na sa ngayon ay sumusuporta sa 8MB ng L3 para sa maximum na pagganap. Ang mas malaking L3 ay maaari ding gamitin ng A78 kapag ginamit kasabay ng Cortex-X1.
Sa unang pagkakataon mula noong 2013 at Apple A7, ang ARM ay makakalapit sa chips Apple Isang serye sa mga tuntunin ng maximum na pagganap. Kahit na hindi tumugma ang Cortex-X1 sa A14, magiging mas malapit ito kaysa sa nakalipas na pitong taon.
Basahin din: