Hôm nay chúng ta sẽ nói về các bóng bán dẫn của tương lai và tiết lộ tất cả bí mật về sự sáng tạo của chúng. Ngày nay rõ ràng là chúng ta đang phải đối mặt với một thời kỳ có những thay đổi lớn về cơ cấu và phương pháp sản xuất chip, điều mà thị trường đã lâu không thấy. Những bộ óc vĩ đại nhất thế giới dành nhiều đêm mất ngủ để tự hỏi nên sử dụng công thức nào để làm cho từng nguyên tử chuyển động chính xác theo cách chúng cần và làm những điều dường như thách thức các định luật vật lý.
Đây cũng sẽ là thời kỳ cạnh tranh gay gắt giữa các gã khổng lồ bán dẫn đến từ Mỹ, Hàn Quốc và Đài Loan. Họ là những người đang cố gắng tận dụng sự thay đổi mô hình sắp tới để khôi phục, giành được hoặc củng cố vị thế dẫn đầu về công nghệ của mình. Những đổi mới và cuộc cách mạng nào đang chờ đợi chúng ta? Hãy cố gắng giải thích ngày hôm nay.
Cũng đọc: AMD XDNA là gì? Kiến trúc hỗ trợ AI trên bộ xử lý Ryzen
Thay đổi hình dạng của bóng bán dẫn
Hay đúng hơn là mục tiêu của họ sẽ thay đổi. Sự đổi mới đầu tiên sẽ (hoặc đã!) được trình bày bởi ba nhà sản xuất chất bán dẫn lớn (TSMC, Intel, Samsung), đây được gọi là bóng bán dẫn GAAFET. Đây là sự thay đổi lớn đầu tiên về hình dạng bóng bán dẫn kể từ năm 2011, khi thế giới chứng kiến các bóng bán dẫn FinFET của Intel. Tôi không muốn tập trung quá nhiều vào chủ đề GAAFET, vì điều đó cần có một bài viết riêng. Ở đây chúng ta sẽ chỉ thảo luận về khái niệm đằng sau chúng.
Với việc thu nhỏ bóng bán dẫn, các kỹ sư bắt đầu trải nghiệm cái gọi là hiệu ứng kênh ngắn. Nói tóm lại, khi khoảng cách giữa cống và cống của bóng bán dẫn ngày càng ngắn, vấn đề ngày càng lớn hơn. Tức là màn trập bắt đầu mất kiểm soát dòng điện chạy qua kênh. Trong hàng chục năm, giải pháp cho vấn đề này là làm thế nào để làm cho kênh nhô ra khỏi bề mặt của tấm bán dẫn silicon dưới dạng vây (do đó có tên Fin, hay vây, trong FinFET). Điều này cho phép cổng tiếp xúc với kênh ở ba mặt (hoặc hai mặt nếu cạnh có tiết diện hình nêm), giúp nó kiểm soát tốt hơn dòng điện và linh hoạt hơn trong việc điều chỉnh các thông số điện của bóng bán dẫn theo nhu cầu của thiết kế.
Tuy nhiên, số lượng bóng bán dẫn giảm đều có nghĩa là điều này không còn đủ nữa. Điều cần thiết là cổng bắt đầu bao quanh kênh bóng bán dẫn, tức là nó hình thành nên các bóng bán dẫn GAAFET (GAA là tên viết tắt của Gate-All-Around). Nói một cách đơn giản, bạn có thể coi chúng như các bóng bán dẫn FinFET được đặt ở một bên, vì các bóng bán dẫn FinFET thường có hai hoặc ba cạnh. Nó giống như một chiếc bánh sandwich nhiều lớp, trong đó các kênh ở dạng ống hoặc tấm, nằm chồng lên nhau, được ngăn cách bằng các lớp cách điện và cổng. Mặc dù khái niệm này đã được biết đến trong nhiều năm và sử dụng các thiết bị cũng như quy trình hiện có nhưng việc thực hiện nó không hề đơn giản. Vấn đề là ở một giai đoạn nào đó, các lớp tiếp theo của kênh treo lơ lửng trên không, chỉ được hỗ trợ bởi một "trụ cột" tạm thời. Đồng thời, phần dưới của chúng phải được phủ đồng đều một lớp điện môi có độ dày bằng một nguyên tử, sau đó cẩn thận lấp đầy tất cả các khoảng trống bằng vật liệu.
Thực tế là GAAFET không tầm thường được nhấn mạnh bởi tình huống với Samsung. Kể từ năm 2022, danh mục đầu tư của Hàn Quốc đã có quy trình với bóng bán dẫn MBCFET (tên tiếp thị Samsung để triển khai các bóng bán dẫn GAAFET). Tuy nhiên, trên thực tế, đây là một chiến thắng cay đắng điển hình trong cuộc đua. Thực tế là tỷ lệ chip có đầy đủ chức năng thu được khi sử dụng nó thấp đến mức hầu như không ai muốn sử dụng nó trong sản xuất (thậm chí… Samsung cho Exynos của bạn). Tất cả những gì chúng ta biết là nó được sử dụng để sản xuất những con chip nhỏ và tương đối đơn giản cho những người khai thác tiền điện tử. Chỉ thế hệ thứ hai của quy trình này, sẽ ra mắt vào năm 2024, được gọi là 3GAP (mặc dù một số nguồn tin cho biết nó có thể được đổi tên thành quy trình lớp 2nm), dự kiến sẽ được sử dụng rộng rãi hơn.
Các bóng bán dẫn GAAFET (Intel gọi cách triển khai là RibbonFET) sẽ được chuyển đến các nhà máy của Intel trong năm nay như một phần của quy trình 20A và 18A của Intel, các quy trình này sẽ được sử dụng để sản xuất các bộ phận cho hệ thống Arrow Lake và Lunar Lake. Tuy nhiên, nhiều tin đồn trong ngành cho thấy quy mô sản xuất ban đầu có thể bị hạn chế.
Còn TSMC thì sao? Công ty Đài Loan có kế hoạch sử dụng bóng bán dẫn GAAFET trong quy trình N2 của mình, dự kiến phải đến năm 2025 mới hoàn toàn sẵn sàng. Về mặt lý thuyết muộn hơn so với Samsung và Intel, nhưng khi TSMC nói về việc có một quy trình nhất định, điều đó thường có nghĩa là sẵn sàng sản xuất thứ gì đó cho Apple і Nvidia, vì vậy trong thực tế sự khác biệt có thể nhỏ hơn nhiều.
Đọc thêm: Tất cả về chip thần giao cách cảm Neuralink: nó là gì và hoạt động như thế nào
Thay đổi cách cấp nguồn cho bóng bán dẫn
Sự đổi mới thứ hai đang chờ đợi chúng ta có liên quan đến cách cung cấp năng lượng cho các bóng bán dẫn trong vi mạch. Hiện nay, quá trình sản xuất bộ vi xử lý diễn ra theo từng lớp từ dưới lên. Các bóng bán dẫn được xây dựng bên dưới, sau đó các mạng kết nối được xây dựng bên trên chúng và sau đó là cáp nguồn. Thông thường có từ mười đến hơn hai mươi lớp, và lớp càng cao thì các phần tử của nó càng lớn.
Trong vài năm tới, tiêu chuẩn sẽ là sau khi tạo ra các mối nối giữa các bóng bán dẫn, tấm wafer silicon sẽ được lật, làm mỏng và các đường dẫn điện sẽ được tạo ra ở mặt còn lại, được đánh bóng của tấm wafer. Điều này có nghĩa là các bóng bán dẫn sẽ giống như một miếng nhân trong chiếc bánh mì kẹp thịt chứ không phải phần đế của một chiếc bánh ngọt.
Dễ dàng đoán được nó sẽ phức tạp đến mức nào trong quá trình sản xuất chip, nhưng theo những thử nghiệm đầu tiên, quy trình BSPDN (Back Side Power Delivery Network) mang lại nhiều lợi thế. Đầu tiên, nhờ phương pháp này, các bóng bán dẫn có thể được đặt gần nhau hơn. Thứ hai, tổng số lớp sẽ nhỏ hơn. Thứ ba, các kết nối từ mức cao nhất của nguồn điện đến bóng bán dẫn sẽ ngắn hơn. Và điều này có nghĩa là mất ít năng lượng hơn và có khả năng giảm điện áp cung cấp. Các cách chính xác để triển khai giải pháp này có thể khác nhau về độ phức tạp và lợi ích tiềm năng, nhưng tất cả những người chơi lớn trên thị trường đều cho rằng trò chơi này chắc chắn đáng giá.
Cuối năm nay chúng ta sẽ thấy BSPDN hoạt động lần đầu tiên trong Intel Process 20A (Intel gọi cách triển khai này là PowerVia). Intel có được sự phát triển nhanh chóng này là do họ đã nghiên cứu công nghệ này được một thời gian, bất kể công việc thay đổi hình dạng của bóng bán dẫn và việc sử dụng các máy móc mới hơn. Điều này có nghĩa là cô ấy sẽ có thể tích hợp nó vào hầu hết mọi quy trình trong tương lai.
Samsung vẫn chưa cung cấp bất kỳ thông tin chính thức nào về thời điểm bắt đầu sử dụng phiên bản quy trình phản hồi BSPDN của mình. Không có nhiều tin tức nhưng chúng tôi biết rằng Intel đã thử nghiệm giải pháp này. Và những tin đồn trong ngành nói về khả năng triển khai nó trong quy trình SF2, được lên kế hoạch cho năm 2025 hoặc trong quy trình tiếp theo, được lên kế hoạch cho năm 2027.
TSMC cũng đang dành thời gian trong lĩnh vực này và báo cáo rằng mặc dù các thử nghiệm đầu tiên mang lại kết quả tốt nhưng họ dự định đưa BSPDN vào quy trình N2P, dự kiến chỉ triển khai vào đầu năm 2026 và 2027.
Đọc thêm: Dịch chuyển từ quan điểm khoa học và tương lai của nó
Thay đổi máy phơi tấm
Sẽ không có cuộc trò chuyện nghiêm túc nào về việc sản xuất bộ vi xử lý mà không đề cập đến tiêu chí Rayleigh. Trong trường hợp in thạch bản, tức là quá trình phơi bày các tấm silicon, quá trình này có dạng công thức sau:
CD = k1 • λ/NA.
Nói một cách đơn giản, điều này có nghĩa là kích thước của phần tử nhỏ nhất có thể được tạo ra bởi ánh sáng trên bề mặt tấm wafer silicon phụ thuộc vào ba con số:
k1 là hệ số không thứ nguyên trong thực tế biểu thị hiệu quả của quá trình;
λ là bước sóng của ánh sáng chiếu vào tấm;
NA là khẩu độ số của hệ thống quang học.
Trong nhiều năm, cách chính để tăng mật độ đóng gói của bóng bán dẫn là sử dụng ánh sáng có bước sóng ngày càng ngắn hơn. Chúng tôi bắt đầu ở cấp độ vài trăm nanomet và có thể chuyển sang sử dụng ánh sáng tương đối nhanh ở bước sóng 193 nm, bước sóng mà thế giới bán dẫn đã tồn tại lâu hơn nhiều so với mong muốn. Sau nhiều năm nghiên cứu, trì hoãn và chi hàng tỷ đô la, vào năm 2019, máy in thạch bản UV của ASML cuối cùng đã được tung ra thị trường. Chúng sử dụng tia cực tím (EUV) có bước sóng khoảng 13,5 nm và hiện được sử dụng trong tất cả các nhà máy sản xuất chip tiên tiến. Tuy nhiên, đây có lẽ là lần cuối cùng λ được giảm thành công trong công thức trên.
Đó là lý do tại sao bạn sẽ phải loay hoay với việc thay đổi NA. Bạn có thể coi NA như khẩu độ của ống kính máy ảnh. Con số không thứ nguyên này xác định lượng ánh sáng mà hệ thống quang học thu thập được. Trong trường hợp máy in thạch bản, điều này có nghĩa là (theo công thức trên) nếu chúng ta muốn tạo ra các chi tiết ngày càng nhỏ hơn thì NA phải cao hơn. Các máy ASML hiện đang được sử dụng có NA là 0,33. Bước tiếp theo là các máy có khẩu độ số cao của hệ thống quang học, có NA bằng 0,55.
Nghe có vẻ đơn giản nhưng trong lĩnh vực kinh doanh này không có gì là đơn giản cả. Điều này được minh họa rõ nhất bởi thực tế là các máy High-NA lớn hơn nhiều và đắt hơn gấp đôi so với các máy tiền nhiệm (khoảng 400 triệu USD so với khoảng 150 triệu USD), trong khi cũng có công suất ít hơn. Do đó, mặc dù mọi người đều biết rằng đây là tương lai của việc sản xuất những bộ vi xử lý tiên tiến nhất, nhưng nó thường được coi là một dạng tội ác cần thiết.
Intel là hãng sử dụng máy EUV High-NA nhanh nhất. Công ty Mỹ đã mua chiếc máy đầu tiên thuộc loại này, hiện đang được lắp đặt tại một trong những nhà máy của công ty ở Oregon. Ngoài ra, Intel có kế hoạch mua hầu hết các máy được sản xuất trong năm nay. Được biết, các nhà phát triển dự định sử dụng kỹ thuật in thạch bản High-NA trên quy mô lớn trong quy trình 14A, dự kiến sẽ ra mắt vào năm 2026 hoặc 2027 (nếu mọi việc diễn ra theo đúng kế hoạch).
Đồng thời, Samsung và TSMC không vội nghi ngờ về ý nghĩa kinh tế của việc sử dụng thiết bị này cho đến khi thực hiện quy trình 1nm, tức là cho đến khoảng năm 2030. Thay vào đó, họ có ý định tận dụng tối đa những gì tốt nhất của các máy EUV mà họ đã có bằng nhiều thủ thuật và cải tiến quy trình khác nhau dựa trên yếu tố k1.
Cũng thú vị: Đài Loan, Trung Quốc và Mỹ đang tranh giành quyền thống trị công nghệ như thế nào: cuộc đại chiến chip
Chuyển sang 3D
Bây giờ chúng ta đang bắt đầu tiến vào vùng tương lai không chắc chắn, các công trình nghiên cứu và giả định chung chứ không phải các kế hoạch cụ thể. Tuy nhiên, cộng đồng khá nhất trí rằng sẽ đến lúc các bóng bán dẫn cần được xếp chồng lên nhau khi tỷ lệ X và Y trên thực tế đã đạt đến giới hạn của nó. Hiện nay, các bóng bán dẫn loại P và loại N được đặt cạnh nhau. Mục tiêu là xếp chồng các bóng bán dẫn loại N lên trên các bóng bán dẫn loại P, từ đó tạo ra các “bánh kẹp” bóng bán dẫn được gọi là CFET (FET bổ sung). Hai phương pháp chính để đạt được thiết kế như vậy đang được nghiên cứu: nguyên khối, trong đó toàn bộ cấu trúc được xây dựng trên một tấm và tuần tự, trong đó các bóng bán dẫn loại N và P được sản xuất trên các tấm riêng biệt được "dán" lại với nhau.
Theo các chuyên gia, thị trường sản xuất bộ vi xử lý sẽ bước vào chiều thứ ba vào khoảng năm 2032-2034. Hiện tại, người ta biết rằng Intel và TSMC đang nỗ lực triển khai công nghệ này, nhưng Samsung, có lẽ cũng không ngủ được, vì lợi ích tiềm tàng của việc sử dụng giải pháp này là rất lớn.
Cũng thú vị: Vũ trụ: Những vật thể không gian khác thường nhất
Chuyển sang “hai chiều”
Một vấn đề khác mà các nhà lãnh đạo thế giới sản xuất vi mạch đang cố gắng giải quyết là tình trạng thiếu silicon trầm trọng. Nguyên tố này đã phục vụ chúng ta một cách trung thực trong nhiều thập kỷ, nhưng số lượng hạn chế của nó bắt đầu khiến việc sản xuất thêm các bóng bán dẫn nhỏ hơn và nhanh hơn không thể thực hiện được. Do đó, nghiên cứu về cái gọi là vật liệu hai chiều có thể thay thế silicon trong kênh bóng bán dẫn đang được tiến hành trên toàn thế giới. Đây là những vật liệu có độ dày có thể là một vài hoặc chỉ một nguyên tử và mang lại khả năng di chuyển của điện tích, điều này không có ở chất bán dẫn silicon có độ dày này.
Vật liệu hai chiều nổi tiếng nhất là graphene. Mặc dù việc sử dụng nó trong sản xuất chip vẫn đang được khám phá nhưng do thiếu khoảng cách năng lượng tự nhiên nên vẫn còn nghi ngờ liệu nó có được sử dụng ở quy mô công nghiệp để sản xuất chất bán dẫn hay không. Tuy nhiên, nghiên cứu sử dụng các hợp chất TMD (Transition Metal Dichalcogenides - hợp chất của kim loại chuyển tiếp khối d của bảng tuần hoàn và chalcogens thuộc nhóm 16 của bảng tuần hoàn), chẳng hạn như MoS 2 và WSe 2 do Intel và TSMC thực hiện có vẻ khá hứa hẹn. Chúng ta sẽ có thể thấy hậu quả của chúng trong thập kỷ tới.
Đọc thêm:
- Vi mạch Graphene sẽ giúp điện thoại nhanh hơn và dễ dàng hơn
- Giới thiệu về máy tính lượng tử nói một cách đơn giản
Thời gian thú vị đang ở phía trước
Tóm lại, tôi lưu ý rằng những năm tới sẽ có rất nhiều đổi mới và cách mạng trong lĩnh vực sản xuất chất bán dẫn. Những đổi mới được mô tả ở trên thậm chí không làm cạn kiệt chủ đề, bởi vì chúng tôi không đề cập bất cứ điều gì về kỹ thuật in thạch bản máy tính, cũng như về sự phát triển của chiplets, cũng như về khả năng chuyển đổi sang nền tảng bộ xử lý Glass. Chúng tôi cũng không nói về sự tiến bộ trong việc sản xuất trí nhớ.
Mọi người đều biết rằng những bước ngoặt như vậy là lý tưởng để bắt kịp sự tụt hậu về công nghệ, vì khả năng cao là các đối thủ sẽ thất bại. Intel thậm chí còn đặt cược toàn bộ tương lai của công ty vào việc có thể đưa ra cải tiến chất bán dẫn tiếp theo nhanh hơn đối thủ cạnh tranh. Chính phủ Mỹ cũng rất quan tâm đến việc đưa hoạt động sản xuất chip tiên tiến trở lại Bắc Mỹ, đó là lý do họ đang đầu tư hàng tỷ USD vào sự phát triển của Intel. Tuy nhiên, trợ cấp chip không chỉ là lĩnh vực được người Mỹ quan tâm. Ở Hàn Quốc và Đài Loan, chính phủ cũng đưa ra những ưu đãi hào phóng Samsung và TSMC, vì họ biết giai đoạn tương lai quan trọng như thế nào và tương lai của các quốc gia này phụ thuộc vào công nghệ mới đến mức nào. Trong số những thứ khác, bởi vì họ có sự hỗ trợ của Trung Quốc, quốc gia cũng đầu tư số tiền khổng lồ vào nghiên cứu, phát triển và phát triển sản xuất chất bán dẫn, nhưng đây đã là chủ đề cho một bài báo khác.
Đọc thêm: