Організація PCI-SIG, яка відповідає за просування та вдосконалення інтерфейсу PCIe та супутніх технологій, офіційно представила версію 0.5 специфікації PCIe 8.0. Ця подія вважається ключовим етапом у розробці стандарту.
Щоб дізнатись останні новини, слідкуйте за нашим каналом Google News онлайн або через застосунок.
Початкова редакція документа встановлює базові архітектурні вимоги, що дозволяє учасникам консорціуму розпочати створення прототипів та вносити фінальні пропозиції щодо структури. Поточна версія підтверджує плани досягти швидкості передачі даних на рівні 256 ГТ/с. Це забезпечить пропускну здатність до 1 ТБ/с у двох напрямках для конфігурацій із 16 лініями.
Читайте також: AERONAUT – про все, що літає вище землі: авіація, БПЛА та дрони, ракети та космос
Вихід версії 0.5 означає появу першого цілісного проєкту стандарту, де зафіксовано стратегічні цілі та механізми роботи. Документ описує фундаментальні принципи архітектури, зокрема електричні параметри, логіку функціонування, норми сумісності та програмну частину. На цьому етапі PCI-SIG підтверджує використання швидкості 256 ГТ/с, застосування сигналізації PAM4 разом із корекцією помилок FEC та кодуванням Flit Mode. Також передбачено впровадження протокольних оптимізацій для розширення смуги пропускання, збереження зворотної сумісності та розробку нових технологій конекторів, які зараз проходять стадію тестування. Оскільки це не остаточний варіант специфікації, певні електричні характеристики та методи налаштування протоколу ще можуть бути скориговані.
Цей реліз є надзвичайно важливим для індустрії, адже тепер такі гіганти, як NVIDIA, Intel та AMD, а також розробники IP-блоків та фізичних рівнів PHY, можуть розпочинати проєктування архітектур та раннє прототипування. Попри те, що розробникам доводиться враховувати ймовірність майбутніх змін у документації, поточний стан специфікації вже є достатньо зрілим для активної практичної роботи.
Одним із найцікавіших аспектів оголошення є триваюча оцінка нових технологій для конекторів. Це свідчить про те, що можливості сучасної мідної інфраструктури фізичного рівня вже майже вичерпані. Проблеми з бюджетом втрат сигналу, перехресними перешкодами та відбиттям хвиль були відчутними ще в поколіннях PCIe 5.0 та 6.0. Однак для PCIe 8.0 із його безпрецедентною для мідних провідників швидкістю 256 ГТ/с ці виклики стануть критичними. На таких частотах традиційні роз’єми та розведення материнських плат можуть не забезпечити належної цілісності сигналу. Це змушує або надмірно витрачати енергію на еквалізацію, або миритися зі зростанням затримок через роботу механізмів корекції помилок (FEC).
Через це PCI-SIG розглядає можливість модернізації слотів PCIe із використанням стійкіших матеріалів та суворіших допусків, або чергове скорочення довжини електричних трас паралельно зі збільшенням кількості редрайверів у ланці. Проте кардинальних змін у конструкції роз’ємів очікувати не варто, оскільки консорціум прагне зберегти повну зворотну сумісність. Остаточне затвердження та ратифікація фінальної специфікації заплановані на 2028 рік.
Читайте також:
- Новий стандарт для шутерів: ігровий монітор ASUS ROG Strix отримав G-SYNC Pulsar
- Google зробить HTTPS стандартом для всіх користувачів Chrome