В сфере компьютерных чипов качество традиционно ассоциируется с ростом показателей: больше ядер, выше тактовая частота (ГГц) и лучшая производительность в ФЛОПС являются желаемыми характеристиками. Однако в производстве полупроводников доминирует критическая метрика, где действует противоположный принцип: технологический узел (или техпроцесс) — чем он меньше, тем лучше результат. Этот показатель, измеряемый в нанометрах (нм), сегодня вызывает технологический ажиотаж вокруг литографических норм 3 нм и 2 нм.
Главной движущей силой в погоне за миниатюризацией транзисторов теперь являются не мобильные устройства, а сектор AI. Взрывной рост спроса на AI-ускорители и высокопроизводительное оборудование (HPC) для обучения больших языковых моделей (LLM) превратил передовое производство кремния в стратегический актив и главное узкое место, ограничивающее глобальную вычислительную мощность. Крупные технологические игроки инвестируют значительные средства в разработку и приобретение чипов, обеспечивающих функционирование ИИ.
Сегодня я предлагаю вам вместе со мной окунуться в детальный анализ «нанометровой дилеммы»: раскроем, как работает EUV-фотолитография, почему меньший размер является «святым Граалем», и какие инженерные и экономические вызовы формируют будущее вычислительной мощности до 2 нм.
СОДЕРЖАНИЕ СТАТЬИ:
Значение метрики: от физического измерения до маркетингового ориентира
Прежде чем углубляться в концептуальные аспекты, стоит упомянуть о фундаментальном значении архитектуры ЦП. Транзистор всегда остается критически важным структурным элементом. Группы транзисторов выполняют все вычислительные и логические операции, а также функции хранения данных в микросхеме, что делает их конструкцию ключевой для любого процессора.
Одним из самых рекламируемых маркетинговых терминов, связанных с производством чипов, является размер элемента, который напрямую коррелирует с технологическим узлом. Исторически он обозначал наименьшее расстояние в компоновке транзистора. Однако сегодня это определение стало размытым и менее универсальным: цифра, нанесенная на упаковку, не всегда отражает точную геометрию, выгравированную на кремниевой пластине. Разные производители измеряют техпроцесс по-разному, и отметки нанометровых узлов, например 5 нм или 3 нм, фактически перестали быть эталоном точного физического масштаба. Иными словами, технологический узел в современном контексте является скорее маркетинговым ориентиром, чем полезной метрикой для прямого сравнения методов производства между различными компаниями.
Однако даже несмотря на эту нечеткость, последовательное уменьшение узлов в пределах одного производителя все равно свидетельствует о реальном и значительном росте плотности транзисторов, энергоэффективности и вычислительной производительности. Именно поэтому, несмотря на всю концептуальную неточность, дальнейшее уменьшение размера остается «святым Граалем» полупроводниковой индустрии.
Тоже интересно: Линейка Motorola Edge: История возникновения, успехи и планы
Горячие чипы, холодные расчеты: как миниатюризация меняет процессоры
Уменьшение размера электронных компонентов имеет прямое влияние на физику вычислительного процесса. В мире процессоров ни одна операция не происходит мгновенно, и каждое переключение требует энергетических затрат. Более крупным компонентам требуется больше времени для изменения их логического состояния. Это вызывает задержку прохождения электрических сигналов и требует большей мощности для циркуляции тока в интегральной схеме. Кроме того, физически более крупные транзисторы занимают больше места, что делает сами чипы более громоздкими и ограничивает плотность компонентов.
Рассмотрим исторический пример, иллюстрируемый тремя процессорами Intel. Возьмем Celeron 2006 года, Pentium M 2004 года и оригинальный Pentium 1995 года. Они были изготовлены на технологических узлах 65 нм, 90 нм и 350 нм соответственно. Критические элементы в конструкции 28-летней давности были почти в пять раз больше, чем в 17-летней модели. Эта миниатюризация позволила существенно увеличить количество транзисторов: более новый чип Celeron содержал примерно 290 млн транзисторов, тогда как оригинальный Pentium имел чуть более 3 млн — почти в сто раз меньше.
Но самым показательным является параметр энергоэффективности. Процессор Celeron генерирует около 30 Вт тепла, тогда как Pentium — лишь 12 Вт. Это тепло в основном является результатом рассеивания электрической энергии при движении тока через схемы. Хотя 30 Вт больше, чем 12 Вт, следует учитывать, что Celeron имеет почти в 100 раз большее количество транзисторов. Таким образом, меньший технологический узел обеспечивает более компактные микросхемы, позволяет разместить больше транзисторов для выполнения большего количества вычислений в секунду и в то же время рассеивает меньше энергии в виде тепла.
Учитывая эти преимущества: высокую скорость переключения, повышенную вычислительную мощность и уменьшенное тепловыделение — естественно возникает ключевой вопрос: почему же не все микросхемы в мире производятся, используя наименьший доступный технологический узел?
Тоже интересно: Новый прорыв: Ученые создали искусственные мышцы, движущиеся благодаря ультразвуку
Фотолитография: как формируют микросхемы
Фотолитография — ключевой процесс в производстве микросхем. Источник излучения проходит через фотомаску, некий своеобразный фильтр, который избирательно блокирует или пропускает энергию. Лучи концентрируются на небольшой площади и взаимодействуют со специальным резистивным слоем на кремниевой пластине, формируя контуры компонентов чипа. Фотомаска действует подобно костям на рентгеновском снимке, создавая «изображение» внутренней структуры.
В процессе не используется видимый свет, так как его длина волны слишком велика. Электромагнитное излучение измеряют в нанометрах (10-⁹ м): видимый свет имеет диапазон 380-750 нм, тогда как старые процессоры, например Celeron 2006 года, изготавливались по техпроцессу 65 нм. Это стало возможным благодаря ультрафиолетовому (УФ) излучению, которое может сокращаться до 10 нм. Современные производители, как Intel, TSMC и GlobalFoundries, применяют экстремальное УФ (EUV) излучение с длиной волны 13,5 нм, которое уже стало стандартом для чипов менее 7 нм.
Переход к технологии High-NA EUV позволяет создавать элементы размером до 2 нм. Более короткие волны не только уменьшают компоненты, но и улучшают их точность, позволяя плотнее размещать транзисторы. Например, TSMC и Samsung уже достигли серийного производства на уровне 3 нм и переходят к 2 нм, внедряя транзисторы Gate-All-Around (GAA), у Intel их версия называется RibbonFET. Эти структуры позволяют эффективно контролировать утечку тока на атомном уровне.
Чтобы представить масштаб: атомы кремния расположены примерно на расстоянии 0,5 нм друг от друга, так что элементы транзистора в 2 нм — это буквально несколько атомов в ширину.
Тоже интересно: Что не так с AI-браузерами?
Вызовы литографии EUV: от атомных масштабов до глобальных дефицитов
Переход к EUV-фотолитографии открыл перед индустрией новую эру миниатюризации, но одновременно и масштабные инженерные вызовы. Сегодня производители микросхем работают с элементами размером в несколько атомов, а спрос на 3 нм чипы со стороны Microsoft, Google, Amazon и Meta создает беспрецедентную нагрузку на глобальные цепочки поставок, от памяти HBM и упаковки до самих EUV-систем.
На флагманском заводе Intel D1X в Орегоне, США, инженеры используют 165-тонную установку High-NA EUV от ASML, машину, способную «печатать» элементы шириной в несколько десятков атомов. Intel долго боролась за стабильность своего 10 нм процесса, а GlobalFoundries столкнулась с трудностями на уровне 7 нм. Проблемы не всегда связаны только с EUV, но именно сложность процесса и сверхмалые масштабы делают его крайне чувствительным к дефектам.
Чем короче длина волны, тем больше ее энергия, а следовательно, и риск повреждений в материалах. EUV-излучение требует идеальной чистоты производства, ведь даже микроскопическая пылинка может вызвать дефект. Дополнительные трудности создают дифракционные ограничения и статистический шум: вариативность в точках, где энергия волны оседает на слое микросхемы.
Тоже интересно: Когда математика встречает искусство: Как работает магия JPEG
Производственные дефекты и вызовы квантовой физики на атомном уровне
Даже если не принимать во внимание сложность EUV-фотолитографии, в странном мире атомных масштабов возникает фундаментальная проблема: поток электричества и передача энергии больше не подчиняются исключительно классическим физическим законам. Удерживать электричество в форме движущихся электронов в проводниках, расположенных близко друг к другу, относительно легко на макроуровне — достаточно обернуть проводники толстым слоем изоляции.
Однако, на масштабах, с которыми сегодня работают Intel и TSMC, эта задача становится чрезвычайно сложной, прежде всего из-за того, что изоляционные барьеры становятся недостаточно толстыми, что приводит к нежелательным явлениям, таким как туннелирование электронов. Однако, пока большинство производственных проблем можно отнести к внутренней сложности самой EUV-литографии. Переход к EUV с высокой числовой апертурой (High-NA EUV) требует еще большей точности и прецизионности. Это, в свою очередь, требует разработки и внедрения полностью новых оптических систем (линз) и резистивных материалов.
Тоже интересно: Транзисторы будущего: Нас ждет новая эра чипов
От смартфонов до AI: как изменилась экономическая модель производства чипов
Основная причина большинства производственных трудностей в микроэлектронике заключается в бизнес-модели. Intel, TSMC и их партнеры работают ради прибыли, а чем меньше технологический узел, тем дороже производство. Переход от 28 нм (Haswell) до 10 нм почти удвоил стоимость пластины. Хотя часть затрат компенсирует больший выход чипов, производители все равно перекладывают значительную часть на потребителей.
В 2000-2010-х годах спрос на смартфоны и чипы стимулировал уменьшение узлов, а IoT только подталкивал прогресс. Производители покрывали убытки от первых партий, пока производство не стабилизировалось. Но в эпоху AI экономика изменилась. Стоимость пластин для 3 нм узлов превышает $20 тыс., а разработка одного чипа обходится более чем в $500 млн. Чтобы уменьшить расходы, индустрия перешла к архитектуре чипсетов, в которой много малых кристаллов размещаются в одном корпусе. Этот подход, начатый AMD, сейчас применяют Intel, NVIDIA и другие производители AI-ускорителей.
Основные инвестиции в полупроводники теперь направлены на AI-железо. Microsoft, Google, Meta и Amazon ежегодно вкладывают более $250 млрд в дата-центры, создавая эффект домино во всей цепочке: от фабрик и упаковки до памяти HBM и EUV-систем ASML. Рост ставок делает риски огромными: каждое новое поколение чипов требует десятков миллиардов инвестиций. Именно это заставило GlobalFoundries выйти из гонки за передовые узлы, выбрав более стабильные технологии 12-65 нм для автомобильного и IoT-рынков.
Тоже интересно: ChatGPT-5 от OpenAI: Что может новая модель искусственного
Будущее, упакованное в нанометры
Несмотря на серьезные производственные и экономические вызовы, перспективы полупроводниковой отрасли остаются чрезвычайно оптимистичными. Samsung и TSMC уже уверенно выпускают чипы по 3 нм техпроцессу, а первые 2 нм линии уже активно набирают обороты. Intel также осуществила мощное возвращение на арену передовых техпроцессов, внедряя новые транзисторные архитектуры RibbonFET и PowerVia.
В то же время дизайнеры чипов активно закладывают основу для будущих поколений, комбинируя в своих продуктах компоненты, созданные по разным технологическим узлам. Примером стала стратегия AMD с чипсет-дизайном: еще в процессорах Ryzen 3-го поколения она совместила 7 нм логические модули от TSMC с 14 нм контроллером памяти от GlobalFoundries.
Сегодня подобный модульный подход стал отраслевым стандартом. AMD Ryzen 9000 и серверные EPYC Genoa работают на 5 нм и 6 нм чиплетах, а Intel Meteor Lake и Arrow Lake интегрируют 7 нм «плитки» с помощью 3D-упаковки Foveros. Эта революция в чипсет-архитектурах и трехмерной укладке имеет не меньшее значение для развития индустрии, чем само сокращение узлов.
AI в этом процессе играет двойную роль — и катализатора, и инструмента. Машинное обучение помогает оптимизировать литографические процессы, предсказывать дефекты еще на стадии моделирования и повышать выход рабочих чипов с каждой пластины. Фактически, искусственный интеллект одновременно толкает производство к физическим пределам и обучает инженеров работать эффективнее под давлением.
Согласно аналитическим прогнозам, средний цикл сокращения узлов в отрасли составляет около 4,5 года. К концу 2025-го Intel, TSMC и Samsung полностью освоят 3 нм производство, а в 2026-2027 годах на рынке появятся первые 2 нм решения. После этого технологический прогресс будет развиваться не только «вширь», но и «вглубь» — благодаря вертикальной укладке транзисторов и глубинной интеграции AI-ускорения в каждый слой кремния.
Тоже интересно: Ситуация с редкоземельными металлами: кто владеет ресурсами, тот правит миром
Результатом станут более плотные, холодные и эффективные схемы, способные обеспечить автономное вычисление на периферии, питать микророботов и поддерживать экзафлопные дата-центры без перегрузки энергосетей. Мы на пороге настоящего прорыва, когда вся наша вычислительная мощь будет размером с атом.
И если каждый транзистор становится умнее, каждый нанометр — дороже, а каждый слой кремния — глубже, то, возможно, главный вопрос теперь не в том, как далеко мы зайдем и сколько атомов мы сможем покорить, а в том, какой из них однажды посмотрит на нас в ответ?
Читайте также: